プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング (リコンフィギャラブルシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-01-17

著者

• 石浦 菜岐佐

  関西学院大学

• 久村 孝寛

  日本電気株式会社:大阪大学

• 久村 孝憲

  NECマルチメディア研究所

関連論文

• コンフィギュラブルプロセッサの命令セット拡張に対応したGCCの自動生成(オペレーティング・システム/コンパイラ)
• コンフィギュラブルプロセッサの命令セット拡張に対応したGCCの自動生成(オペレーティング・システム/コンパイラ)
• VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング(コンパイラ,システムオンシリコンを支える設計技術)
• 算術式の最適化を対象としたCコンパイラのランダムテスト(コンパイラ,システムオンシリコンを支える設計技術)
• CPUと密に結合したコプロセッサによるハードウェア/ソフトウェア協調設計 (集積回路)
• ソフトウェア開発環境自動構築ツールArchCのVLIW拡張(プロセッサ向け最適化と開発環境)
• 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
• AS-1-2 入力プログラムと中間表現の実行に基づく高位合成システムのテスト(AS-1.高位設計・検証,シンポジウムセッション)
• コンフィギュラブルプロセッサの命令セット拡張に対応したGCCの自動生成
• ソフトウェア開発環境自動構築ツールArchCのVLIW拡張(プロセッサ向け最適化と開発環境,FPGA応用及び一般)
• A-4-14 低電力 DSP コア SPXK5 を用いた AV CODEC 評価システム
• A-4-7 従来DSPからVLIW型DSPへのソースコード変換
• A-4-43 低消費電力4並列VLIW型DSPコアアーキテクチャ
• A-4-40 ビタビ専用命令を備えた汎用DSPによる高速ビダビ復号
• B-5-26 低CNR環境下におけるバイナリサーチを用いた周波数オフセット推定
• AFC機能をもつW-CDMAパスサーチ方式の特性
• A-4-7 アキュムレータ分割独立使用型丸め付き積和命令のFFTにおける効果
• A-3-3 16bit固定小数点DSPのデータパス幅拡張を活かす丸め付き積和命令に関する検討
• ソフトウェア開発環境自動構築ツールArchCのVLIW拡張(プロセッサ向け最適化と開発環境,FPGA応用及び一般)
• ソフトウェア開発環境自動構築ツールArchCのVLIW拡張(プロセッサ向け最適化と開発環境,FPGA応用及び一般)
• VLIW型プロセッサ用リターゲッタブル・リニアアセンブラ(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• VLIW型プロセッサ用リターゲッタブル・リニアアセンブラ(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• リターゲッタブル・コンパイラのための命令パターン生成(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• プロセッサ仕様記述からの命令依存距離抽出(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• リターゲッタブル・コンパイラのための命令パターン生成(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• プロセッサ仕様記述からの命令依存距離抽出(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• リターゲッタブル・コンパイラのための命令パターン生成(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• プロセッサ仕様記述からの命令依存距離抽出(プロセッサ/コンパイラ, FRGAとその応用及び一般)
• メディア処理向けカスタムプロセッサにおける復号処理命令拡張の検討
• メディア処理向けカスタムプロセッサにおける復号処理命令拡張の検討
• MIPSアセンブリを中間表現とする高位合成システムの実装
• MIPSアセンブリを中間表現とする高位合成システムの実装
• MIPSアセンブリを中間表現とする高位合成システムの実装
• MIPSアセンブリを中間表現とする高位合成システムの実装
• CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
• CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
• 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
• 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
• 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
• 不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング(高位合成,デザインガイア2008-VLSI設計の新しい大地)
• 不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング(高位合成,デザインガイア2008-VLSI設計の新しい大地)
• 不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
• AS-1-1 不定サイクル演算を考慮した高位合成のスケジューリング(AS-1.高位設計・検証,シンポジウムセッション)
• 組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• Cコンパイラ用テストスイートおよびその生成ツールtestgen(FPGAとその応用及び一般)
• Cコンパイラ用テストスイートおよびその生成ツールtestgen(FPGAとその応用及び一般)
• Cコンパイラ用テストスイートおよびその生成ツールtestgen(FPGAとその応用及び一般)
• Cコンパイラ用テストスイートおよびその生成ツールtestgen(FPGAとその応用及び一般)
• Cコンパイラ用テストスイートおよびその生成ツール testgen
• 命令セット拡張に対するGCC及び GNU Tool Chain のリターゲッティング
• 命令セット拡張に対するGCC及び GNU Tool Chain のリターゲッティング
• 命令セット拡張に対するGCC及び GNU Tool Chain のリターゲッティング
• 命令セット拡張に対するGCC及び GNU Tool Chain のリターゲッティング
• 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
• 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
• 高位合成処理システムCCAPを用いたAES暗号処理の高速化(高位合成)
• 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し
• ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
• ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング (リコンフィギャラブルシステム)
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング (コンピュータシステム)
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング (VLSI設計技術)
• 共有二分決定グラフを用いた論理回路の多重故障シミュレ一ション
• A-4-44 低消費電力4並列VLIW型DSPコアの基本信号処理性能
• 時間記号シミュレーションについて
• VLIW型DSPのコード最適化のためのサイクル分割スケジューリング(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• VLIW型DSPのコード最適化のためのサイクル分割スケジューリング(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
• ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 確率的符号化時間記号シミュレーションによるタイミングエラー確率の解析
• 確率的符号化時間記号シミュレーションによるタイミングエラー確率の解析
• 組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
• プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
• プログラム併合によるコンパイラのリグレッションテストの高速化(コンパイラと設計,FPGA応用及び一般)
• プログラム併合によるコンパイラのリグレッションテストの高速化(コンパイラと設計,FPGA応用及び一般)
• プログラム併合によるコンパイラのリグレッションテストの高速化(コンパイラと設計,FPGA応用及び一般)
• Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
• Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
• 論理関数を表現する2分決定グラフの最小化
• 論理関数の共有二分決定グラフによる表現とその効率的処理手法
• 論理回路の正確なタイミング検証のための時間記号シミュレーション
• A Class of Logic Functions Expressible by a Polynomial-Size Binary Decision Diagram
• 非決定性順序機械によるハードウェア記述言語の意味付け
• 共有二分決定図を用いた論理関数の処理手法について
• CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)
• CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)

もっと見る 閉じる

スポンサーリンク