電源電圧変動を反映したディレイモデルの一検討
スポンサーリンク
概要
- 論文の詳細を見る
回路の高速動作に伴って電源線の寄生抵抗により電源電圧が降下するため,ディジタル回路のゲートディレイが大きくなる.この影響を効率よく解析するため,論理シミュレーション用に電源電圧の変動を反映できるディレイ計算方式を検討した.
- 電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- EMCJ2000-34 プリント回路基板の高周波電流解析用LSIモデリング手法の検討
- LSIを搭載したプリント回路基板の高周波電流解析
- 修正節点法を階層的に適用して作成した回路行列のための実用的な行交換アルゴリズムの提案
- 修正節点法を階層的に適用して作成した回路行列のための実用的な行交換アルゴリズムの提案
- 電源電圧変動を反映したディレイモデルの一検討
- 実装系の寄生効果を考慮したLSIの電源変動解析手法の検討
- 回路分割型回路シミュレータの精度評価
- 電源変動を考慮した論理/回路結合型ミックスモードシミュレーション
- A-57 電源電圧変動を反映したディレイモデルの一検討(A-3. VLSI設計技術,一般講演)
- BiCMOS回路認識方式に対する一考察