動画像形状検出処理における動的部分再構成による省電力効果の検討

スポンサーリンク

概要

論文の詳細を見る
FPGAには動的部分再構成(Dynamic Partial Reconfiguration)の機能を持つものがある。この機能を用いることで、大きなシステムでも動作環境や用途に合わせた無駄のない回路に書き換えることができ、ハードウェアの小規模化ならびに低消費電力化が実現できると期待されている。そこで、本稿では回路規模が大きくなる傾向のあるFPGAによる形状検出処理に関して、動的部分再構成を適用することで、どの程度の省電力効果が得られるのかを検討した。大きさの異なる2つの形状検出処理を同時に実装した場合と動的部分再構成を適用した場合と比較したところ、消費電力を約1%〜2%削減することができた。
2012-09-11

著者

関連論文

もっと見る

スポンサーリンク