FPGAにおける細粒度動的部分再構成機構の検討

概要

論文の詳細を見る
SRAM型Field Programmable Gate Array(FPGA)は,コンフィギュレーション用SRAMの値を書き換えることで回路の再構成可能が可能である.それらの中には動作中に回路の一部を書き換える動的部分再構成(Dynamic Partial Reconfiguration:DPR)機能をもつものがある.2010年には, Xilinx社がこの機能に使用するDPR用の回路データ(ビットストリーム)の生成を正式にサポートした.しかし,書き込むビットストリームはEDAソフトウェアにより事前に生成しておく必要があり,最小の論理構成要素の1つであるLUT(Look Up Table)を一部を書き換えたい場合でもでも事前に対応するビットストリームを生成し保持しておかなければならない.本稿では,より柔軟なDPRの手法の構築を目的とし,FPGA内部の回路でLUT書き換え用のビットストリームの生成をするLUT単位のDPR機構を検討する.また,その電力,DPR実行時間の観点から評価を行う.
2012-09-11