FPGAを用いたDC-DCコンパータのディジタル制御における遅延制御法の検討(リコンフィギャラブル応用)

概要

論文の詳細を見る
近年、省エネへの取り組みとしてスイッチング電源のディジタル制御が注目されている。特に、FPGAを用いてDC-DCコンバータを制御する手法は、時間解像度の高いPulse Width Modulation(PWM)を回路レベルで構成し、これを高速な並列演算回路で制御できることから有望と考えられる。従来、FPGA上で高いクロック周波数を使わずにPWM回路を実現するためにDelay Lineが用いられてきた。しかしながら、この手法は遅延の線形性を保つために手動による配置配線が必要であるうえ、FPGA上の大きな領域を占めるという問題があった。そこで、本稿ではFPGAに備わっているSerializer-and-Deserializer(SerDes)プリミティブを利用した新たなPWM回路の構築法を提案する。SerDesを用いることにより、実装に必要となる面積を削減できるほか、生産性も向上すると期待できる。ただし、部分的には高い周波数のクロック信号が必要となる。そこで、この2つの手法のトレードオフを明らかにするために遅延時間の線形性、資源使用数、消費電力、生産性、DC-DCコンバータの制御精度の観点から評価および比較を行った。実験の結果、遅延時間の線形性、資源使用数および生産性においてSerDesの優位性が示された。また、SerDesの消費電力はDelay Lineと比べて66[mW]増加することが分かった。一方、2つの手法でDC-DCコンバータを構築し動特性を測定したところ、ほぼ同等の制御精度を達成可能なことが分かった。
2012-05-22

FPGAを用いたDC-DCコンパータのディジタル制御における遅延制御法の検討(リコンフィギャラブル応用)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク