20nm以細MOSFETの実効移動度モデルの反転層電荷閉じ込めを考慮した評価(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• ITRSでMOSデバイスの電気特性の計算に用いられるプログラムMASTARの電子実効移動度モデルの精度を評価した。評価方法として、シュレディンガー方程式とポアソン方程式を自己無撞着に解き、反転層電荷閉じ込めを考慮した正確な電荷分布を求め、実効移動度を比較した。その結果、ゲート長18〜28nmの低動作電力バルクnMOSFETにおいて、MASTARは電子実効移動度を過小評価していることがわかった。その原因が、基板内総電荷量の計算に使用される表面電位の近似式と、反転層電荷閉じ込めの影響を考慮した酸化膜印加電圧の近似式の精度不足であることを示した。

• 2012-11-08

著者

• 廣木 彰

  京都工芸繊維大学大学院工芸科学研究科

• 尹 鍾鐵

  京都工芸繊維大学大学院工芸科学研究科

• 山本 真大

  京都工芸繊維大学大学院工芸科学研究科

関連論文

• 20nm MOS回路設計のためのMOSFET解析モデル(半導体材料・デバイス)
• 20nm MOSFETにおけるソース・ドレイン抵抗の電気特性パラメータへの影響
• 極微細MOSFETにおけるチャネル長変調係数のゲート電圧依存性(プロセス・デバイス・回路シミュレーション及び一般)
• 極微細MOSFETにおけるソース・ドレイン寄生抵抗の高次の効果(プロセス・デバイス・回路シミュレーション及び一般)
• 20nm MOSFETにおけるソース・ドレイン抵抗の電気特性パラメータへの影響
• 20nm以細MOSFETの実効移動度モデルの反転層電荷閉じ込めを考慮した評価 (シリコン材料・デバイス)
• 極微細MOSFETにおけるチャネル長変調係数のゲート電圧依存性
• 極微細MOSFETにおけるソース・ドレイン寄生抵抗の高次の効果
• 20nm以細MOSFETの実効移動度モデルの反転層電荷閉じ込めを考慮した評価(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク