GALSシステムにおける非同期バスのFPGAによる実装(デザインガイア2009-VLSI設計の新しい大地)

スポンサーリンク

概要

論文の詳細を見る
非同期式回路では同期式回路で課題となっている消費電力やノイズの抑制・高速処理およびクロックスキューなどの諸問題を解決することができるが、その性質上、一対一の場合のみ、かつ一方向にしかデータを転送できない。そこで、同期式回路における双方向の同時通報機能を模した、非同期式回路におけるバス方式を提案する。また、同期式・非同期式の回路が混在するGALSのネットワークにも対応できるように設計した。これにより、既存の同期式による設計資産も利用可能で、省電力・高速・低ノイズで安定したチップ内ネットワーク(NoC)を実現することができる。今回、FPGA上で回路を試作し動作を確認したので報告する。
2009-11-25

著者

関連論文

もっと見る

スポンサーリンク