C-9 改良型多機能マルチポートCAMの提案(LSI設計,C.アーキテクチャ・ハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
- FIT(電子情報通信学会・情報処理学会)推進委員会の論文
- 2002-09-13
著者
-
黒川 恭一
防衛大学校 情報工学科
-
黒川 恭一
防衛大学校
-
黒川 恭一
防衛大学校理工学研究科情報工学教室
-
熊木 武志
広島大学ナノデバイス・バイオ融合科学研究所
-
岩井 啓輔
防衛大学校
-
熊木 武志
防衛大学校
-
熊木 武志
立命館大学大学院理工学研究科
関連論文
- 3D Unitary ESPRITにおける推定値ペアリング法の改良(アダプティブアンテナ,等化,干渉キャンセラ,MIMO,無線通信,一般)
- GPUの汎用計算環境CUDAによる暗号アルゴリズムに対するキークラックの高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- 学生実験用電力解析攻撃システムの開発(VLSIシステム)
- ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装(アプリケーションII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- サイドチャネル攻撃評価用自動測定ソフトウェアの開発
- A-7-19 SCAPEボードでの差分電力解析と差分電磁波解析の比較(A-7.情報セキュリティ,一般セッション)
- A-7-20 SASEBO-R上のAES回路に対する2種のCPAの比較(A-7.情報セキュリティ,一般セッション)
- DPA対策プリミティブゲートMRSLの提案
- CPA攻撃用実験環境の構築
- A-7-2 SASEBOボードへのCPA攻撃とその検証(A-7.情報セキュリティ,一般セッション)
- SASEBOボードに搭載されたAES回路へのサイドチャネル攻撃とその検証
- 5ZB-3 サイドチャネル攻撃標準評価ボード(SASEBO)を使ったAES暗号の実装攻撃実験(セキュリティ(5),学生セッション,セキュリティ)
- ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証
- 2部グラフの最大マッチング問題の並列解法
- 集合被覆問題用ニューラルネットワーク
- 集合被覆問題用ニューラルネットワークとその論理設計への応用
- 集合被覆問題に対するニューラルネットワーク解法の提案
- C-12-7 H.264/AVCエンコーダのFPGAへの実装・評価(C-12.集積回路B(ディジタル),エレクトロニクス2)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CPLDを用いたニューラルネットワークの開発
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- FPGA実装されたストリーム暗号CryptMTの評価(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- MRSLで構成したAESのS-BOX回路のDPA耐性検証
- ニューラルネットワークによる兵器割当て問題の並列解法
- ニューラルネットワークによるBIBDの一解法
- B-1-231 Estimation of Direction of Arrival for Circular Signals under Conditions of Mixed Circular and Non-Circular Signals
- ニューラルネットワークによる符号検索の一手法
- バイナリニューロンのハードウェア化とその検証
- L-010 GPGPUを用いた暗号攻撃(ネットワーク・セキュリティ,一般論文)
- 学生教育用パーソナルVLSI CADシステムの開発について
- 手旗信号訓練用CAIの開発
- 3ZE-6 相関値の変化傾向に着目した篩い分けのCPAへの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
- 3ZE-5 異なる実装方法による暗号モジュールに対する離散フーリエ変換を用いたCPAの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
- 暗号処理ボードSEBSWの実装と性能評価(VLSIシステム)
- 再構成可能ASIPsの提案とハイブリッド暗号の実装(VLSIシステム)
- 暗号処理ボードSEBSW-2の設計と性能評価
- 暗号処理ボードSEBSW-2の設計と性能評価(FPGAとその応用及び一般)
- ニューラルネットワークを利用した空輸計画の作成 : 航空自衛隊の輸送隊を例として
- FPGAを用いた暗号処理ボードの設計と試作
- FPGAを用いた暗号処理ボードの設計と試作
- アプリケーション対応型CPU用再構成可能コプロセッサシステム
- FPGAを用いたAES暗号の試作
- 自己再構成可能アプリケーション対応型CPUシステムの実装
- FPGAを用いたAES暗号回路の改良
- 暗号アルゴリズム変化可能な暗号区評価モデルについて
- AES暗号用SubBytes, MixColumns変換の方式設計
- CPLDを用いたMersennu Twisterの開発
- 2U-7 類似論文ランキングの一手法
- ニューラルネットワークによるECM問題の解法
- 相互結合型バイナリーニューラルネットワークのハードウェア化
- マルチDSPシステムを用いたニューラルネットワークの実現
- 文字列に対する重要度付けによるキーワードの抽出
- 積結合を持つニューラルネットワークを用いた集合被覆問題の解法
- ECM問題への出力更新間隔可変ニューラルネットワークの適用
- ECM技法の割り当てに関するニューラルネットワークを用いた解法
- 渡河問題に対するニューラルネットワークを用いた一解法
- ニューラルネットワークによる割当問題の解法
- バイナリニューラルネットワークによる輸送問題の解法
- 分散型調停機構におけるフォールトトレラント化の一手法
- BIBD用ニューラルネットワークについて
- ニューラルネットワークシミュレータの並列化について
- バイナリニューラルネットワークによる多値情報処理
- ニューラルネットワークの並列シミュレータについて
- 並列処理型DSPによるデペンダブルな信号検出
- 並列処理型DSPによるデペンダブルな信号検出
- マルチDSPを用いた並列信号処理
- L-020 AESに実装されたレジスタに対する相互情報量解析の適用(L分野:ネットワーク・セキュリティ,一般論文)
- C-014 Handel-Cによる暗号処理ボードSEBSW-2への暗号回路の実装・評価(C.アーキテクチャ・ハードウェア)
- C_004 Mersenne TwisterのIPコア化について(C分野:ハードウェア)
- L-011 SASEBO-Rを使用した電磁波解析と電力解析の比較(ネットワーク・セキュリティ,一般論文)
- L-009 AESの実装方法の違いによるCPAの比較(ネットワーク・セキュリティ,一般論文)
- AES暗号回路へのCPA攻撃の適用範囲に関する検証
- CUDA環境における共通鍵ブロック暗号の高速実装 (コンピュータシステム)
- L-021 対数モデルを用いた相関電力解析(L分野:ネットワーク・セキュリティ,一般論文)
- フレキシブルマルチポート連想メモリ(計算機構成要素)
- C-9 改良型多機能マルチポートCAMの提案(LSI設計,C.アーキテクチャ・ハードウェア)
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- 対数モデルを用いたCPAに対するローパスフィルタの適用
- 組合せを利用する分類法を用いた相互情報量解析
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- FMCAMのIPルータへの適用
- M_051 MRSLによるS-BOXへのDPA対策効果の検証(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- A-7-5 FPGAに対するDPAによるリーク現象の検証(A-7.情報セキュリティ,基礎・境界)
- B-1-224 低SN比での到来波数推定のためのMENSE法の性能改善(B-1. アンテナ・伝播C(アンテナシステム),一般セッション)
- CUDA環境における共通鍵ブロック暗号の高速実装(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- GPGPU実装されたブロック暗号のための性能モデルの提案 (コンピュータシステム・2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 低SN比でのQR分解を用いた高性能な到来波数推定法(アダプティブアンテナ,等化,干渉キャンセラ,MIMO,無線通信,一般)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)
- 低SN比条件下におけるQR分解を用いた高性能な到来波数推定法(無線システムの進展の基盤となるアンテナ・伝搬技術論文)