層間接続にTSVとバンプの直接接続を用いた3D積層技術の実用化(<特集>次世代電子機器における先端実装技術と環境調和型実装技術論文)

スポンサーリンク

概要

• 論文の詳細を見る

• 3D積層技術の層間接続歩留り向上策として貫通電極(TSV:Through Silicon Via)と接続用バンプを直接接続させる方法を提案し,8インチウェーハによりほぼ100%の層間接続歩留りが確認された.プロセッサ,カスタム回路,64Mbit SDRAMの3層積層デバイスを8インチウェーハのwafer-to-wafeで試作し積層デバイスの特性を検証した.試作積層デバイスは,同一プロセスで製造された同じ機能を有するMCMデバイスに比べ2倍の高速動作と1/3以上の消費電力低減が得られることを確認した.また,試作積層デバイスの歩留りは60%以上が得られた.

• 2009-11-01

著者

• 宮川 宣明

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 橋本 栄利

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 前橋 孝則

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 中村 夏雄

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 佐長 裕

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 仲山 茂人

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

• 豊田 新次郎

  (株)ホンダ・リサーチ・インスティチュート・ジャパン

関連論文

• 層間接続にTSVとバンプの直接接続を用いた3D積層技術の実用化(次世代電子機器における先端実装技術と環境調和型実装技術論文)
• 超高速分子軌道計算専用機MOEの開発
• Intelligent Image Sensor Chip with Three Dimensional Structure
• モンテカルロ解析用マイクロプロセッサの設計と専用並列計算機の開発
• モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム
• HDLによる並列モンテカルロデバイスシミュレーション向けプロセスのトップダウン設計
• 分散メモリ型並列計算機に適した新しい大規模フォック行列生成アルゴリズム : RT並列アルゴリズム
• 分散メモリ型並列計算機に適した新しい大規模フォック行列生成アルゴリズム-積分カットオフとの関連-
• PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
• PPRAM-MOE:分子軌道計算専用サーバMOEのプロセッシング・ノードLSI
• 1U12 MDエンジンを用いた生体分子系の分子動力学シミュレーション
• モンテカルロ解析用マイクロプロセッサの設計と専用並列計算機の開発
• PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
• 超高速分子軌道計算専用機MOEの開発
• 実時間動作する1億ニューロン規模のニューラルネットを実現するアーキテクチャSHIN

もっと見る 閉じる

スポンサーリンク