SRAMブロックを用いた論理回路の一構成手法(設計手法,リコンフィギャラブルシステム,一般)
スポンサーリンク
概要
- 論文の詳細を見る
FPGAを使い構造可変なテスタを基板上に構成した低消費電力基板型構造可変テスタが開発されている.このFPGAをSoCに実装してテスト回路を再構成することは技術的に可能でもある.ここでは,我々は,別の方法として,SoC内に再構成可能な論理回路を構成することを目標として,SRAMブロックを用いた再構成可能なデバイスを検討した.その結果,SRAMブロックの交互配置を提案し,そのSRAM容量の削減を検討をした.さらに,マルチ・ポートSRAMによるリコンフィギャラブル・デバイスを提案した.その実験として演算回路を搭載して演算に必要なSRAMの容量を検討をした.
- 社団法人電子情報通信学会の論文
- 2006-09-07
著者
関連論文
- 再構成デバイスMPLDの高密度実装に適した構成手法(デバイスアーキテクチャ2)
- ハイパフォーマンスコンピューティングを目指したMPLDアーキテクチャの検討(先端的コンピュータシステム技術及び一般)
- 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討(高信頼化技術・設計技術)
- 再構成デバイスとしても動作するメモリ(MPLD)の一実装例(リコンフィギャラブルアーキテクチャ1)
- 再構成デバイスとしても動作するメモリLSIの検討(設計手法,リコンフィギャラブルシステム,一般)
- 論理・配線資源を共用するMPLDのためのセルの過剰接近を抑えるレイアウト手法(ツール)
- MPLDアーキテクチャのための配置配線支援ツール(ツール)
- LSIテスタとデバイス間の伝送経路の評価とシミュレーションモデル化について(LSIの評価・診断・解析及び,品質)
- SRAMブロックを用いた論理回路の一構成手法(設計手法,リコンフィギャラブルシステム,一般)
- D-10-10 テストボードにおけるクロストークの影響に関する一検討(D-10.ディペンダブルコンピューティング,一般講演)
- D-10-9 SRAMブロックを用いた論理回路の-構成手法(D-10.ディペンダブルコンピューティング,一般講演)
- 標準CMOSロジックプロセスで実現する不揮発性化した再構成デバイスの検討(デバイスアーキテクチャ)