動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
スポンサーリンク
概要
- 論文の詳細を見る
動作合成において、演算のチェイニングは、コントロールステップ数を削減するための有用なテクニックの1つである。従来、チェイニングではマルチファンクション演算器が用いられることはなかった。しかし、マルチファンクション演算器を用いることで、従来よりもステップ数を削減できる可能性がある。本稿では、チェイニングとマルチファンクション演算器を統一的に扱う仮想演算器という概念を導入することで、チェイニング、スケジューリング、アロケーションを整数線形計画問題として定式化し、資源制約下で従来よりもステップ数を削減可能な動作合成手法を提案する。予備実験では、提案手法が有効であることを確認した。
- 社団法人電子情報通信学会の論文
- 2005-11-24
著者
関連論文
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- プログラマブルコントローラ向けプロセッサ・アーキテクチャの評価(専用システム)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- FPGA向け動作合成におけるメモリバインディングとスケジューリングアルゴリズムについて(ICCAD報告と動作合成)
- FPGA向け動作合成におけるメモリバインディングとスケジューリングアルゴリズムについて(ICCAD報告と動作合成,FPGA応用及び一般)
- FPGA向け動作合成におけるメモリバインディングとスケジューリングアルゴリズムについて(ICCAD報告と動作合成,FPGA応用及び一般)
- FPGA向け動作合成におけるメモリバインディングとスケジューリングアルゴリズムについて(ICCAD報告と動作合成,FPGA応用及び一般)
- 専用演算器の使用を考慮した効率的な動作合成手法(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 専用演算器の使用を考慮した効率的な動作合成手法(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 専用演算器の使用を考慮した効率的な動作合成手法(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 専用演算器と演算のチュイニングのトレードオフを考慮した動作合成手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
- マルチファンクション演算器を考慮した演算のチェイニング手法 (高位設計)
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チェイニングを考慮した動作合成手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- チェイニングを考慮した動作合成手法(設計・合成, 組込技術とネットワークに関するワークショップ)
- クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)
- クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)
- 2.3 設計自動化技術(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)