クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)
スポンサーリンク
概要
- 論文の詳細を見る
FPGA上に回路を実装する場合,回路をLUT (Look-Up Table)で被覆した後,各LUTをクラスタと呼ばれる論理ブロックへとまとめるパッキングという作業を行う.ここで,クラスタ間の配線遅延について考えた場合,回路の配置配線が行われた後でないと実際の遅延を厳密に求めることは難しい.そこで,パッキングの段階では各クラスタ間の配線遅延を一定とした遅延モデルが用いられる.この場合,回路の遅延はパッキング後のクラスタの段数によって決定される.本稿では,クラスタ段数の最小化を目的としたFPGAのパッキング手法を提案している.提案手法は,LUTの段数を最小化する既存のマッピングアルゴリズムを基にしており,"ラベル付け"と"パッキング"という二つの工程を経てクラスタ段数が最小となる回路を生成する.ベンチマークを用いた既存アルゴリズムとの比較実験では,平均でクラスタ段数が約30%削減されていることを確認した.
- 一般社団法人情報処理学会の論文
- 2006-03-16
著者
関連論文
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- プログラマブルコントローラ向けプロセッサ・アーキテクチャの評価(専用システム)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法(FPGA実装設計,FPGA応用及び一般)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 動作合成におけるチェイニングに関する考察(VLSIの設計/検証/テスト及び一般(デザインガイア))
- クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)
- クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)
- クラスタ段数最小化を目的としたLUT型FPGAのパッキング手法(組込技術とネットワークに関するワークショップETNET2006)