PONシステム用ディジタルCDR
スポンサーリンク
概要
- 論文の詳細を見る
本報告では、データデューティ比歪み耐力±40%、ジッタ変動耐力0.4U.I.p-p、かつ引き込み時間2bit以内を提供するPONシステム用ディジタルCDR(Clock Data Recovery)回路について述べる。 本ディジタルCDR回路は、0.35μmプロセスCMOSセルベースICにて実現しており、当社の50Mbps〜156MbpsのPONシステムに搭載している。光/電気変換回路との組みあわせにおいて、ITU-T G.983規格(FSAN仕様)を満足することを確認している。
- 社団法人映像情報メディア学会の論文
- 1999-09-21
著者
関連論文
- 経済的なPDS伝送システムの試作
- 50Mbps光加入者伝送装置用LSIチップセットの開発
- PONシステム用ディジタルCDR
- PONシステム用ディジタルCDR
- C-12-19 156Mbpsバースト信号受信用PLL回路の開発
- 156Mbpsビット同期回路内蔵インタフェースLSI
- 50Mbps光加入者終端装置用LSIチップセットの開発
- 時分割Reed-Solomon復号器を用いた10.7Gb/s FEC CODECLSI
- 高速・低消費電力クロスポイントスイッチLSIの開発
- C-12-17 16GbpsスループットCMOSバスインターフェース
- 52Mbpsバーストデータ受信ディジタルPLLの開発
- バックボード同期伝送用DPLLの開発
- SDH信号終端用ボード
- バックプレ-ン高速波形伝送技術 (ATM伝送ネットワ-ク特集) -- (ATM装置関連要素技術)