高速・低消費電力クロスポイントスイッチLSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
近年ゲートアレイLSIにおいても,高速・高集積化を実現させるため,フロアプランナの重要性が検討され始めてきている.今回,低消費電力で高速なクロスポイントスイッチを,マクロコンパイラにより強制配置し,CMOSゲートアレイLSIを用いて開発したので報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
青木 泰
日本電気(株)伝送共通技術本部
-
青木 泰
Nec Corporation
-
高橋 次男
日本電気株式会社
-
藤田 仁
日本電気エンジニアリング
-
相澤 久光
日本電気(株)
-
高橋 次男
日本電気(株)
関連論文
- C-12-38 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(1)(C-12.集積回路,一般セッション)
- C-12-39 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(2)(C-12.集積回路,一般セッション)
- 経済的なPDS伝送システムの試作
- PONシステム用ディジタルCDR
- PONシステム用ディジタルCDR
- C-12-19 156Mbpsバースト信号受信用PLL回路の開発
- 156Mbpsビット同期回路内蔵インタフェースLSI
- 高速・低消費電力クロスポイントスイッチLSIの開発
- ATM-LAN用25.6Mbps PHY LSI μPD98408 (半導体デバイス特集) -- (コミュニケ-ション関連デバイス)
- C-12-17 16GbpsスループットCMOSバスインターフェース
- 52Mbpsバーストデータ受信ディジタルPLLの開発
- バックボード同期伝送用DPLLの開発
- SDH信号終端用ボード