16ビット固定小数点汎用DSPによるビタビ復号器の実現
スポンサーリンク
概要
- 論文の詳細を見る
軟判定ビタビ復号は、デジタルセルラーなどの移動体通信において必須の要素となっている。一般にビタビ・アルゴリズムは汎用DSPには不向きと考えられ、移動体通信用のDSPには、ビタビ演算専用ハードウエアを搭載してその処理の高速化を図っているものもある。本稿では、16ビット固定小数点汎用DSP"μPD77016"を用いた軟判定ピタビ復号の実現方法について検討し、専用ハードウエアなしでも充分効率良く実現できるという結論を得た。
- 1994-09-26
著者
関連論文
- A-4-8 低電力DSPを用いたMPEG-4 AVコーデックの開発
- D-11-57 動きベクトル変更による圧縮ビデオ再符号化法の伝搬誤差削減効果の評価
- 汎用プロセッサを用いたビデオコーデック(多次元信号処理とその応用・実現論文小特集)
- ソフトウエアビデオ信号処理
- A-4-44 単一DSPによるAVコーデック実現の検討
- MIMO Blind Equalization Based on Independent Space Constraint(衛星を用いる移動体通信,無線通信一般)
- DSP2003-169 MIMO Blind Equalization Based on Independent Space Constraint
- 高速ソフトウェアMPEG-2エンコーダを用いたビデオアプリケーション(ソフトコンピューティング及び一般)
- A-4-11 可変形状探索(VSS)法による動き探索の高速化(A-4. ディジタル信号処理)
- A-4-2 2 マクロブロック一括探索による動き探索の高速化
- J-75 多段動き探索における探索精度と画質の評価(符号化2-1,J.グラフィクス・画像)
- A-4-54 ソフトウェア MPEG-2 ビデオデコーダのPentium 4 プロセッサへの最適化
- A-4-14 低電力 DSP コア SPXK5 を用いた AV CODEC 評価システム
- A-4-7 従来DSPからVLIW型DSPへのソースコード変換
- A-4-43 低消費電力4並列VLIW型DSPコアアーキテクチャ
- A-4-40 ビタビ専用命令を備えた汎用DSPによる高速ビダビ復号
- B-5-26 低CNR環境下におけるバイナリサーチを用いた周波数オフセット推定
- AFC機能をもつW-CDMAパスサーチ方式の特性
- A-4-7 アキュムレータ分割独立使用型丸め付き積和命令のFFTにおける効果
- A-3-3 16bit固定小数点DSPのデータパス幅拡張を活かす丸め付き積和命令に関する検討
- MIMO Blind Equalization Based on Independent Space Constraint(衛星を用いる移動体通信,無線通信一般)
- D-14-28 MPEG-2 AAC・MPEG-1 Audio Layer IIIエンコーダのSSE命令による高速化
- マルチメディア拡張命令を用いた2次元IDCTの実現
- 分割 ALU 命令を用いた IDCT における零係数を考慮した高速化
- 正負対称丸め積和演算器
- 低電力 RISC によるソフトウェア MPEG-1 Video デコーダ
- 分割ALU命令による高速2次元IDCTの実現
- 零係数を考慮した高速IDCTの検討
- マイクロプロセッサV830での高速2次元IDCTの実現
- 汎用DSPを用いたH.320テレビ会議システムの試作
- マルチメディアPC用AC-3ソフトウェアデコーダの開発
- パーソナルコンピュータ用AC-3ソフトウェアデコーダの開発
- マルチメディアPC用 MPEG-1 Audio ソフトウェアデコーダの開発
- 低電力 DSP を用いた H.263 ビデオコーデックの開発
- 積和演算器を備えた汎用プロセッサによる高速動き検出
- 16ビット汎用DSPを用いたH.261ビデオコーデック
- パーソナルコンピュータ用ソフトウエアMPEG-2デコーダの開発
- D-14-16 MPEG-2 AAC 5.1chデコーダのマルチメディアRISCプロセッサV830による実現
- パーソナルコンピュータ用MPEG-2 AACソフトウェアデコーダの開発
- 分割 ALU によるブロック IIR フィルタの並列実現における性能向上率の評価
- 分割ALUによるIIRフィルタ高速化の検討
- Polygon Rendering with Adaptive Bit Resolution
- 2次元(逆)DCT高速化の一検討
- A-98 汎用DSPにおける可変長デコード処理の高速化(A-4. ディジタル信号処理,一般講演)
- A-7-12 SIMD 型 AES 暗号命令とその効率的な実装法
- 4MAC搭載の高性能DSPアーキテクチャの検討
- 4MAC搭載の高性能DSPアーキテクチャの検討
- 4MAC搭載の高性能DSPアーキテクチャの検討
- A-4-45 低消費電力VLIW DSPによるソフトウェアMPEG-4ビデオ・コーデック実装
- A-4-44 低消費電力4並列VLIW型DSPコアの基本信号処理性能
- A-3-21 DSP向け高速モジュロアドレス生成回路
- DSPと汎用プロセッサの最近の動向
- ソフトウェアMPEG Videoデコーダに適したフレーム・バッファ管理手法
- マルチメディア処理向け低電力RISCの内蔵メモリ構成
- 32ビットRISCプロセッサV830の信号処理機能
- 信号処理機能つきRISCプロセッサのFFT性能
- 高速加算比較器を用いた並列オーバフロー検出
- A-99 RISCプロセッサにおける信号処理演算の高速化(A-4. ディジタル信号処理,一般講演)
- シグナルプロセッサ・アレイにおけるネットワークの初期化手法
- A-4-27 コードサイズを削減するDSPのループ処理機構
- ソフトウェアMPEG-2デコーダにおける並列逆量子化の一検討
- ソフトウェアMPEG-2デコーダにおける可変長復号の高速化手法
- 汎用DSP(μPD77016)を用いたビデオコーデック
- A-4-48 マクロブロック・レベルの並列性を利用するMPEG-2ビデオ・デコーダ
- 低電力マルチメディア RISC の命令キャッシュミス低減化の検討
- プログラマブルDSFのためのプロファイラの検討
- マルチメディアRISCプロセッサV830のビタビアルゴリズムへの応用
- 16ビット固定小数点汎用DSPによるビタビ復号器の実現