高速加算比較器を用いた並列オーバフロー検出
スポンサーリンク
概要
- 論文の詳細を見る
オーバーフロー検出を加算処理と並列に行う,高速な加算オーバフロー検出回路の構成法を提案する.例えば32×32→32bit乗算器の最終段では,64bit長の部分積の和が32bit長で表せるか否かを判定する必要がある.このように加算器出力ビット長が入力に比べ大幅に短い場合,従来法ではオーバフロー検出の遅延が大きい.
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- A-4-8 低電力DSPを用いたMPEG-4 AVコーデックの開発
- D-11-57 動きベクトル変更による圧縮ビデオ再符号化法の伝搬誤差削減効果の評価
- A-4-44 単一DSPによるAVコーデック実現の検討
- SIMD型マルチメディア命令を用いた並列Radix-4FFT
- SIMD型マルチメディア命令を用いた並列Radix-4 FFT
- A-4-40 ビタビ専用命令を備えた汎用DSPによる高速ビダビ復号
- B-5-26 低CNR環境下におけるバイナリサーチを用いた周波数オフセット推定
- 分割 ALU 命令を用いた IDCT における零係数を考慮した高速化
- 正負対称丸め積和演算器
- 低電力 RISC によるソフトウェア MPEG-1 Video デコーダ
- 分割ALU命令による高速2次元IDCTの実現
- 零係数を考慮した高速IDCTの検討
- マイクロプロセッサV830での高速2次元IDCTの実現
- 汎用DSPを用いたH.320テレビ会議システムの試作
- SIMD型マルチメディア命令を用いた並列Radix-4FFT
- パーソナルコンピュータ用AC-3ソフトウェアデコーダの開発
- 低電力 DSP を用いた H.263 ビデオコーデックの開発
- 積和演算器を備えた汎用プロセッサによる高速動き検出
- 16ビット汎用DSPを用いたH.261ビデオコーデック
- V830による可変長復号の高速実現
- RISCプロセッサの64bitマルチメディア拡張とMPEG-2 Videoデコーダ性能
- パーソナルコンピュータ用ソフトウエアMPEG-2デコーダの開発
- D-14-16 MPEG-2 AAC 5.1chデコーダのマルチメディアRISCプロセッサV830による実現
- 分割 ALU によるブロック IIR フィルタの並列実現における性能向上率の評価
- 分割ALUによるIIRフィルタ高速化の検討
- Polygon Rendering with Adaptive Bit Resolution
- 2次元(逆)DCT高速化の一検討
- A-98 汎用DSPにおける可変長デコード処理の高速化(A-4. ディジタル信号処理,一般講演)
- A-7-12 SIMD 型 AES 暗号命令とその効率的な実装法
- A-4-45 低消費電力VLIW DSPによるソフトウェアMPEG-4ビデオ・コーデック実装
- DSPと汎用プロセッサの最近の動向
- ソフトウェアMPEG Videoデコーダに適したフレーム・バッファ管理手法
- マルチメディア処理向け低電力RISCの内蔵メモリ構成
- 32ビットRISCプロセッサV830の信号処理機能
- 信号処理機能つきRISCプロセッサのFFT性能
- 高速加算比較器を用いた並列オーバフロー検出
- A-99 RISCプロセッサにおける信号処理演算の高速化(A-4. ディジタル信号処理,一般講演)
- シグナルプロセッサ・アレイにおけるネットワークの初期化手法
- ソフトウェアMPEG-2デコーダにおける可変長復号の高速化手法
- A-3-5 オープン・ソース開発環境を利用した組込機器のリモート・デバッグおよび性能測定環境(A-3.VLSI設計技術,一般講演)
- A-4-48 マクロブロック・レベルの並列性を利用するMPEG-2ビデオ・デコーダ
- プログラマブルDSFのためのプロファイラの検討
- マルチメディアRISCプロセッサV830のビタビアルゴリズムへの応用
- 16ビット固定小数点汎用DSPによるビタビ復号器の実現