1チップMPEG-2ビデオデコーダ
スポンサーリンク
概要
- 論文の詳細を見る
MPEG-2ビデオの1チップ・リアルタイム・デコーダLSIを開発した。0.5μCMOS3層で11×11mm^2に700Kトランジスタを集積し、消費電力は1W以下である。表示画像に適応したチップアーキテクチャを採用し、DRAMアクセスのスケジューリングをダイナミック可変にすることで、チップサイズと消費電力の削減を図っている。設計にはハードウェア記述言語によるトップダウンアプローチにより期間短縮を図り、レイアウトではハードマクロの採用とブロック単位のフロアプランから行うことで期間短縮とチップ面積の削減を実現した。
- 社団法人電子情報通信学会の論文
- 1995-07-28
著者
-
山下 公一
富士通(株)
-
山下 公一
株式会社富士通
-
小早川 隆洋
富士通九州ディジタル・テクノロジ株式会社
-
酒井 潔
(株)富士通研究所
-
太田 光彦
株式会社富士通研究所
-
河野 忠美
富士通株式会社
-
宮脇 克樹
富士通株式会社
-
宮坂 秀樹
富士通株式会社
-
酒井 潔
株式会社富士通研究所
-
森松 映史
株式会社富士通研究所
-
河野 忠美
富士通ディジタル・テクノロジ株式会社
-
森松 映史
株式会社 富士通研究所
-
森松 映史
富士通研
-
宮坂 秀樹
富士通(株)
関連論文
- MPEG2システムLSI (特集:システムLSI) -- (システムLSI)
- ICD2000-34 MPEG-2統合エンコーダLSI開発と情報家電システムへの応用
- MPEG-2統合エンコーダLSI応用評価システムの開発
- DVD向けMPEG2デコーダ統合LSIの開発
- マクロ化可能なフレキシブルFPGAアーキテクチャ
- FPGAの接続部構造に関する一考察
- マクロとして利用可能なFPGAアーキテクチャの研究
- MPEG-2 MP@ML対応 1chip 動画像デコーダLSIの開発
- 1チップMPEG-2ビデオデコーダ
- 1チップMPEG-2ビデオ復号LSI