パラレルアクセス可能なウェーハメモリのネットワークロジックの提案と歩留りの一検討
スポンサーリンク
概要
- 論文の詳細を見る
メモリチップにSW-REGと呼ぶネットワーク構成用回路を付け加えることによって構成するウェーハメモリを提案した.メモリコア部とSW-REGで一つのチップを構成することによって,SW-REGがウェーハ上の同じチップ列のメモリコア部を接続する.ウェーハシステムは,それぞれがお互いに独立である複数のチップ列からなり,すべてのチップ列について外部からランダムアクセスすることができる.モンテカルロ法を用いて欠陥救済回路を評価した結果,SW-REGの欠陥救済回路としてはバイパス配線,共通配線の欠陥救済回路としてはスペア配線とドライバトランジスタを用いればよいことを示した.また,メモリコアとして4〜64MビットDRAMを用い,8インチウェーハ上に集積したウェーハメモリについて比較検討した.
- 社団法人電子情報通信学会の論文
- 1994-02-25
著者
関連論文
- MPEG2システムLSI (特集:システムLSI) -- (システムLSI)
- ICD2000-34 MPEG-2統合エンコーダLSI開発と情報家電システムへの応用
- MPEG-2統合エンコーダLSI応用評価システムの開発
- DVD向けMPEG2デコーダ統合LSIの開発
- マクロ化可能なフレキシブルFPGAアーキテクチャ
- FPGAの接続部構造に関する一考察
- マクロとして利用可能なFPGAアーキテクチャの研究
- MPEG-2 MP@ML対応 1chip 動画像デコーダLSIの開発
- 1チップMPEG-2ビデオデコーダ
- 1チップMPEG-2ビデオ復号LSI
- 1チップMPEG-2ビデオ復号LSI (最先端の研究開発--マルチメディアに向けた要素技術とシステム)
- パラレルアクセス可能なウェーハメモリのネットワークロジックの提案と歩留りの一検討
- ISSCC '93
- ISSCC '93
- ISSCC '93