622Mbps ATMスイッチ LSIにおけるインターフェース回路
スポンサーリンク
概要
- 論文の詳細を見る
622Mbps8×8スイッチLSIの開発を行なっているが、本報告ではそのセル同期方式、及び伝送データのインター フェース回路についての報告を行なう。ノード内部において一旦セル同期を確立した後のLSIを基板実装する場合、ノード内でビット同期、セル同期が外れないように等長化配線を行なう必要がある。従来、ビット同期を確保したデータ先頭信号線をデータ線に並走させ、これらを受信側LSIに配送された共通のクロックに乗せ替えることでセル同期を確保していたが、LSIのピン数を増大させ、等長化配線を必要とする配線数を増加させるといった問題を生じさせていた。本報告では高速の信号伝送に適した方法として、セルに同期パターンを付与する方式を提案し、本LSIに実装した方式で200MHzの伝送が可能であることを示した。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
釜谷 幸男
(株)東芝研究開発センター情報・通信システム研究所
-
本山 雅彦
(株)東芝研究開発センター
-
釜谷 幸男
(株)東芝研究開発センター
-
中北 英明
(株)東芝SoC研究開発センター
-
金子 康幸
(株)東芝システムLSI技術研究所
-
釜谷 幸男
(株)東芝 研究開発センター、情報・通信システム研究所
-
中北 英明
東芝研究開発センター
関連論文
- レジデンシャル環境におけるネットワーク相互接続方式
- SPN型ブロック暗号の実装について
- ブロック暗号Hierocrypt-3 およびHierocrypt-L1 に対する強度/性能評価
- 次世代暗号HierocryptのC言語による実装
- 64ビット版Hierocryptの提案
- (入れ子型)SPN暗号の改良
- HD映像伝送を実現する無線LANベースバンドLSIの開発
- HD映像伝送を実現する無線LANベースバンドLSIの開発(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 5Gb/s 8×8 ATMスイッチLSI
- 622Mbps ATMスイッチLSIにおけるインターフェース回路
- A-7-15 並列RSA計算回路の演算ユニット数に依存した性能評価
- IPv6情報家電の運用モデルの設計
- IPv6情報家電の運用モデルの設計
- レジデンシャル環境におけるネットワーク相互接続方式
- レジデンシャル環境におけるネットワーク相互接続方式
- B-7-6 無線家庭網の機器管理に関する一検討
- スケーラブルパケットスイッチにおけるふくそう反応型優先制御
- スケーラブルパケットスイッチ : シミュレーションによる性能評価
- スケーラブルパケットスイッチ : シミュレーションによる性能評価
- B-6-16 スケーラブルパケットスイッチ(2) : 輻輳反応型優先制御
- B-6-15 スケーラブルパケットスイッチ(1) : リクエスト-レスポンス制御
- スケーラブルパケットスイッチ--シミュレーションによる性能評価
- 5クラスの遅延優先制御機能を有する622Mbps 8×8 ATMスイッチLSIの開発
- 622Mbps ATMスイッチ LSIにおけるインターフェース回路
- シナプス数を半減できるホップフィールドネットワーク構成法
- GaAs MESFETのショットキー特性を利用した新規回路構成の提案と高性能ASICへの応用
- 希事象評価のための高速シミュレーション
- 共通バッファ型ATMスイッチにおける動的しきい値設定方式
- 共通バッファ型ATMスイッチにおける動的しきい値設定方式
- 希事象の統計量評価のための高速モンテカルロシミュレーション
- A-7-6 AESの小規模ハードウェア実装
- B-6-62 共通バッファスイッチにおけるアドレス管理方式の高速化に関する検討
- シフトレジスタ型共通バッファスイッチにおける検索回路の検討