シフトレジスタ型共通バッファスイッチにおける検索回路の検討
スポンサーリンク
概要
- 論文の詳細を見る
共通バッファ型ATMスイッチの実現方式の一つに、シフトレジスタと検索回路を用いた方式が検討されている。このスイッチは、セルを蓄積するレジスタ(セルレジスタ)とレジスタの制御をする制御回路とレジスタへの入力バスとレジスタからの出力バスとで構成されている。セル入力時には、空きであるセルレジスタを下方から検索していき、最初に検索されたセルレジスタに入力されたセルを書き込む。セル出力時には、出力先と一致するセルを下方から検索していき、最初に検索されたセルレジスタに記憶されているセルを出力する。この方式は、同報機能など、多機能化に適した方式であるが、高速スイッチを実現するためには、ヘッダ領域を高速に検索する必要がある。本報告では、検索回路の回路構成として階層型検索回路を提案する。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- SPN型ブロック暗号の実装について
- ブロック暗号Hierocrypt-3 およびHierocrypt-L1 に対する強度/性能評価
- 次世代暗号HierocryptのC言語による実装
- 64ビット版Hierocryptの提案
- (入れ子型)SPN暗号の改良
- 5Gb/s 8×8 ATMスイッチLSI
- 622Mbps ATMスイッチLSIにおけるインターフェース回路
- A-7-15 並列RSA計算回路の演算ユニット数に依存した性能評価
- 5クラスの遅延優先制御機能を有する622Mbps 8×8 ATMスイッチLSIの開発
- 622Mbps ATMスイッチ LSIにおけるインターフェース回路
- A-7-6 AESの小規模ハードウェア実装
- B-6-62 共通バッファスイッチにおけるアドレス管理方式の高速化に関する検討
- シフトレジスタ型共通バッファスイッチにおける検索回路の検討