A-7-6 AESの小規模ハードウェア実装
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2001-08-29
著者
関連論文
- SPN型ブロック暗号の実装について
- A-7-7 AESとHierocryptの差分/線形解読法に対する証明可能安全性
- ブロック暗号Hierocrypt-3 およびHierocrypt-L1 に対する強度/性能評価
- 次世代暗号HierocryptのC言語による実装
- 64ビット版Hierocryptの提案
- (入れ子型)SPN暗号の改良
- 5Gb/s 8×8 ATMスイッチLSI
- 622Mbps ATMスイッチLSIにおけるインターフェース回路
- EUROCRYPT'97 国際会議報告
- A-7-3 一般化したZO-2DPAの比較(A-7. 情報セキュリティ,一般セッション)
- Zero Offset 2次DPAの一般化と制約付きマスク対策への適用
- A-7-10 Sbox特性を利用したDPA評価手法のAESへの適用可能性(A-7.情報セキュリティ,一般講演)
- A-7-6 Sbox特性を利用した新DPA評価手法(その2)(A-7.情報セキュリティ,基礎・境界)
- A-7-21 SBOX特性を利用した新DPA評価手法(A-7. 情報セキュリティ, 基礎・境界)
- A-7-15 並列RSA計算回路の演算ユニット数に依存した性能評価
- A-7-19 高分解能プローブの試作による電磁界解析実験(A-7. 情報セキュリティ,一般セッション)
- INSTAC-32準拠プラットフォームを用いたRSAに対する故障利用攻撃実験(情報通信基礎サブソサイエティ合同研究会)
- INSTAC-32準拠プラットフォームを用いたRSAに対する故障利用攻撃実験(情報通信基礎サブソサイエティ合同研究会)
- INSTAC-32準拠プラットフォームを用いたRSAに対する故障利用攻撃実験(情報通信基礎サブソサイエティ合同研究会)
- 32bitCPUを対象とした電力解析用評価環境の開発と実証実験
- 32bitCPUを対象とした電力解析用評価環境の開発と実証実験
- 32bitCPUを対象とした電力解析用評価環境の開発と実証実験
- 5クラスの遅延優先制御機能を有する622Mbps 8×8 ATMスイッチLSIの開発
- 622Mbps ATMスイッチ LSIにおけるインターフェース回路
- マスク論理素子を使ったサイドチャネル攻撃対策
- システムLSI向け暗号IP (特集 IT社会のセキュリティ技術)
- A-7-6 AESの小規模ハードウェア実装
- B-6-62 共通バッファスイッチにおけるアドレス管理方式の高速化に関する検討
- シフトレジスタ型共通バッファスイッチにおける検索回路の検討
- Hastad boundの改良
- 耐ダンパー暗号モジュールの安全性評価を効率化する組込み型相関電力解析 (特集 社会インフラを支える情報セキュリティ技術)
- A-7-8 テンプレート攻撃と高次相関電力解析の関係の再考(A-7.情報セキュリティ,一般セッション)