容量+npnトランジスタ系におけるカオス現象の解析

スポンサーリンク

概要

論文の詳細を見る
本研究グループでは、サイリスタ素子をその応答限界周波数付近で駆動した際のカオス現象について研究を行ってきた。サイリスタ素子はpnp.npnトランジスタの合成として捉えることが出来、この構造に基づいた実験及びシミュレーションによりカオス現象を再現することが出来ることが分かっている。その際の各トランジスタの動作を観測すると、カオス現象を支配しているのはnpnトランジスタ側が主体で、pnpトランジスタ側の動作はカオスの発生に重要ではない。そこで、本研究では、サイリスタ系あるいは2トランジスタ系をさらに単純化した容量+npnトランジスタ系におけるカオス現象を、回路シミュレーションにより解析した結果を報告する。
社団法人電子情報通信学会の論文
1995-03-27

著者

関連論文

もっと見る

スポンサーリンク