An Improved Method of Convex Rectilinear Block Packing Based on Sequence-Pair(Place and Routing)(<Special Section>VLSI Design and CAD Algorithms)
スポンサーリンク
概要
- 論文の詳細を見る
In this paper, for convex rectilinear block packing problem, we propose 1) a novel algorithm to obtain a packing based on a given sequence-pair in O(n^2) time (conventional method needs O(n^3) time), where n is the number of rectangle sub-blocks made from convex blocks, 2) a move operation for Simulated Annealing which is symmetric and can guarantee reachability for the first time, and 3) a method to generate a random adjacent sequence-pair in O(n^2) time. By using 1), 2) and 3) together, the time complexity of the inner loop in Simulated Annealing becomes surely O(n^2) time. Experimental results show that the proposed algorithm is faster than the conventional ones in practical and the wire length as well as packing area is taken into consideration in the proposed method.
- 社団法人電子情報通信学会の論文
- 2003-12-01
著者
-
SAKANUSHI Keishi
Graduate School of Information Science and Technology, Osaka University
-
Obata Takayuki
School Of Information Science At Japan Advanced Institute Of Science And Technology
-
坂主 圭史
大阪大学大学院情報科学研究科|独立行政法人科学技術振興機構 Crest
-
WAKATA Kazuya
Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology
-
SAITO Hiroaki
Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology
-
FUJIYOSHI Kunihiro
Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology
-
KODAMA Chikaaki
Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology
-
Wakata Kazuya
Department Of Electrical And Electronic Engineering Tokyo University Of Agriculture & Technology
-
Kodama Chikaaki
Department Of Electric And Electronic Engineering Tokyo University Of Agriculture & Technology
-
Kodama Chikaaki
Department Of Electrical And Electronic Engineering Tokyo University Of Agriculture & Technology
-
Fujiyoshi Kunihiro
Department Of Electrical And Electronic Engineering Tokyo University Of Agriculture & Technology
-
Saito Hiroaki
Department Of Electrical And Electronic Engineering Tokyo University Of Agriculture & Technology
-
Saito Hiroaki
Department Of Applied Chemistry Graduate School Of Engineering Tohoku University
-
FUJIYOSHI Kunihiro
Department of Electric and Electronic Engineering, Tokyo University of Agriculture & Technology
関連論文
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (ディペンダブルコンピューティング)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案 (コンピュータシステム)
- Simulated annealing法による動的再構成可能プロセッサのためのタスク分割最適化アルゴリスム (リコンフィギャラブルとキャッシュ最適化)
- IPベース設計における最適バスアーキテクチャ探索手法の提案(ハードウェア・ソフトウェア・コデザイン, システムLSIの設計技術と設計自動化)
- データ流量解析に基づくアーキテクチャレベルでの設計品質見積もり手法(システムLSI設計及び一般)
- 階層的メモリ構成を有する動的再構成可能プロセッサのための実行サイクル数最小化手法の提案(設計手法と高性能化, リコンフィギャラブルシステム, 一般)
- IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般)
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価 (ディペンダブルコンピューティング)
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価 (コンピュータシステム)
- 災害医療支援ネットワークのための軽傷者用負傷者端末(システム設計,物理設計及び一般)
- Optimal Scheme for Search State Space and Scheduling on Multiprocessor Systems
- 並べ替え命令を考慮したSIMD命令を有するプロセッサのためのコード最適化手法(開発環境,新しいパラダイムの中での分散システム/インターネット運用・管理)
- 部分フォワーディング機構に対応した発見的命令スケジューリング (第21回 回路とシステム軽井沢ワークショップ論文集) -- (スケジューリング)
- データ配置を考慮したブロック浮動小数点システムのためのデータメモリサイズ削減手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (メモリ最適化)
- 超並列細粒度SIMDプロセッサにおけるオペランド順を考慮した変数のメモリ割り当て最適化手法(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- LC-004 マトリックス型超並列プロセッサのための処理分割手法の提案(ハードウェア・アーキテクチャ)
- LC-003 バスブリッジを含むSoCアーキテクチャの設計空間探索手法(ハードウェア・アーキテクチャ)
- 学術会議叢書12 どこまで進んだ男女共同参画, 黒川清 ,後藤俊夫, 小舘香椎子, 名取はにわ, 遠山敦子, 黒田玲子, 江原由美子, 辻村みよ子, 清原慶子, 内海房子, 伊賀健一, 久保真季, 近藤高志, 国岡由紀, 辻佳子, 中村淳, 柏木惠子, 猪口邦子, 山本眞鳥, 大沢真理, 桑野園子, 中西友子, 柘植綾夫, 浅倉むつ子(著), 財団法人日本学術協力財団, 2006-9, A5判, 定価(本体1,890円+税)
- 深縁なる設計技術の革新を求めて : システムLSI設計技術研究会(研究会千夜一夜)
- 組込みプロセッサ生成手法(組込みシステムとLSI技術)
- ディジタル変調に向いた演算機能を持つリコンフィギャラブル・アーキテクチャ(システム設計及び一般)
- 部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法(システム設計及び一般)
- A-3-6 応用プログラムのプロファイル情報を用いたマルチプロセッサシステムの最適プロセッサ数の評価手法(A-3. VLSI設計技術,一般セッション)
- コンフィギュラブルVLIWプロセッサのHDL記述生成手法(設計環境)(システムLSIの設計技術と設計自動化)
- S-sequenceによるモジュール隣接制約を考慮したフロアプラン手法(プロセス・デバイス・回路・シミュレーション及び一般)
- S-sequenceによるモジュール隣接制約を考慮したフロアプラン手法(プロセス・デバイス・回路シミュレーション及び一般)
- SIMD拡張プロセッサ用コンパイラにおけるPACK命令を考慮したコード選択手法(信号処理,LSI,及び一般)
- カプセル型体内圧力測定システムのための小型低消費電力プロセッサへの通信誤り訂正方式の実装(システム設計と最適化II,システム設計及び一般)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- A-3-7 共有メモリを考慮したSoCアーキテクチャ探索手法の提案(A-3. VLSI設計技術,一般セッション)
- 超並列細粒度SIMDプロセッサにおけるオペランド順を考慮した変数のメモリ割り当て最適化手法(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 超並列細粒度SIMDプロセッサにおけるオペランド順を考慮した変数のメモリ割り当て最適化手法(アーキテクチャとコンパイラ,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マトリックス型超並列プロセッサにおける変数のメモリ割り当て最適化手法(システム設計及び一般)
- マトリックス型超並列プロセッサにおける変数のメモリ割り当て最適化手法(アーキテクチャ,システム設計及び一般)
- ディジタル変調に向いた演算機能を持つリコンフィギャラブル・アーキテクチャ(アーキテクチャ,システム設計及び一般)
- 部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法(アーキテクチャ,システム設計及び一般)
- 曽和将容(著), "コンピュータサイエンス教科書シリーズ6コンピュータアーキテクチャ", コロナ社(2006-07), A5判, 定価(本体2,800円+税)
- エフェクト付き動画のためのマルチプロセッサシステムの提案(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- エフェクト付き動画のためのマルチプロセッサシステムの提案(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- エフェクト付き動画のためのマルチプロセッサシステムの提案(システム設計手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- M_030 ブロック浮動小数点システムのためのデータ配置手法(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- コンフィギュラブル・プロセッサ開発環境ASIP Meister(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- コンフィギュラブル・プロセッサ開発環境ASIP Meister(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- データ流量解析に基づくアーキテクチャレベルでの設計品質見積もり手法(システムLSI設計及び一般)
- 実時間画像エフェクト処理のためのASIPアーキテクチャの提案(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 実時間画像エフェクト処理のためのASIPアーキテクチャの提案(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 実時間画像エフェクト処理のためのASIPアーキテクチャの提案(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- EQ-Sequences for Coding Floorplans(Floorplan)(VLSI Design and CAD Algorithms)
- IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般)
- IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般)
- IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般)
- An Improved Method of Convex Rectilinear Block Packing Based on Sequence-Pair(Place and Routing)(VLSI Design and CAD Algorithms)
- 組み込みプロセッサのためのパイプライン段数最小化アルゴリズム(信号処理,LSI,及び一般)
- Simultaneous Optimization of Skew and Control Step Assignments in RT-Datapath Synthesis
- Optimal Scheme for Search State Space and Scheduling on Multiprocessor Systems
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法 (ディペンダブルコンピューティング)
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法 (コンピュータシステム)
- Free Jejunal Graft Reconstruction After Resection of Neck Cancers : Our Surgical Technique
- Recent Results of Therapy for Scirrhous Gastric Cancer
- Generation of Pack Instruction Sequence for Media Processors Using Multi-Valued Decision Diagram(System Level Design,VLSI Design and CAD Algorithms)
- Three-Dimensional Measurements of Bone Resorption Lacunae Reveal Inhibition of Osteoclast Activity by TNF-α Antagonist In Vitro
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- Evaluation of a Pylorus-Preserving Gastrectomy for Patients Preoperatively Diagnosed with Early Gastric Cancer Located in the Middle Third of the Stomach
- The O-Sequence : Representation of 3D-Dissection
- Advantage and Possibility of Application-domain Specific Instruction-set Processor (ASIP)
- Advantage and Possibility of Application-domain Specific Instruction-set Processor (ASIP)
- An Efficient Decoding Method of Sequence-Pair with Reduced Redundancy(Special Section on VLSI Design and CAD Algorithms)
- Preparation, Characterization, and X-Ray Crystal Structures of μ-2,6-Dimethylpyridine-α,α'-diyl Iridium(III)-Rhodium(III) Complexes and the Structure of [Rh_2Cl_4(μ-CH_2-py-CH_2)(PPh_3)_2] (CH_2-py-CH_2 = 2,6-Dimethylpyridine-α,α'-diyl) Reinvestigated
- A Graph Based Soft Module Handling in Floorplan(Floorplan and Placement, VLSI Design and CAD Algorithms)
- Minimizing the Number of Empty Rooms on Floorplan by Dissection Line Merge(Programmable Logic, VLSI, CAD and Layout, Recent Advances in Circuits and Systems-Part 1)
- 抽象度を変更可能な命令セットシミュレータの提案
- 抽象度を変更可能な命令セットシミュレータの提案
- Infrared Spectroscopic Study on Methane Adsorption Sites on Mesoporous Silicates
- Placement with Symmetry Constraints for Analog IC Layout Design Based on Tree Representation
- Lattice Dynamics and Temperature Dependence of the First-Order Raman Spectra for PbMoO_4 Crystal : Condensed Matter: Structure, etc.
- 拡大ハミング符号の処理に適した命令セットアーキテクチャ(VLSI設計技術とCAD)
- インライン展開を考慮した低電力量命令セット拡張手法 (プロセッサ設計)
- 抽象度を変更可能な命令セットシミュレータの提案(ソフトウェア/ハードウェア協調設計,組込み技術とネットワークに関するワークショップETNET2012)
- 抽象度を変更可能な命令セットシミュレータの提案(ソフトウェア/ハードウェア協調設計,組込み技術とネットワークに関するワークショップETNET2012)
- 開始温度を自動で設定するSA法を用いたマルチプロセッサ・タスク割当て最適化手法(システム設計,システム設計及び一般)
- Synthesis and reactions of 2-arylhydrazinotropones. II. Synthesis of 5-aryltropolones and B-ring-open colchicine analogues via benzidine type rearrangement of 2-(2-arylhydrazino)tropones.