四面体Delaunay分割を用いた3次元配線シミュレータの開発
スポンサーリンク
概要
- 論文の詳細を見る
3次元任意形状配線における配線容量, 抵抗/インダクタンスなどの配線寄生パラメータを計算する配線シミュレータを開発した。数値誤差による四面体Delaunay分割破綻を避けるため、新節点を含む四面体群の最外殻三角形と新節点の位置情報から数値誤差による判定誤りを検出し、判定誤りを修正する方法を示した。また、四面体要素とユーザ定義立体との交差の解消、四面体要素の外心が物質境界の外に出ている四面体の解消を行った。四面体分割に要する時間は、節点数nに対してO(n^1.5>)である。DRAMのセル/ビット線部分をテスト構造とした容量解析で、節点数が20000点の時に容量値の誤差が2パーセント以下に収まり、全解析時間はR4000(50MHz)搭載のEWS4800/350にて約18分である。
- 社団法人電子情報通信学会の論文
- 1993-09-16
著者
-
熊代 成孝
Mirai-selete
-
麻多 進
NEC ULSIデバイス開発研究所
-
秋山 豊
NEC先端デバイス開発本部
-
熊代 成孝
NECULSIデバイス開発研究所
-
秋山 豊
NECULSIデバイス開発研究所
-
麻多 進
NECULSIデバイス開発研究所
-
田辺 記生
NECULSIデバイス開発研究所
関連論文
- 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- チャネル不純物分布を正確に反映した離散化表面ポテンシャルモデルとその超高速不純物濃度ばらつき解析への応用(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 境界保護層付きメッシュを用いた拡散シミュレーションの高精度化
- インバータセルにおけるSingle-Event-Transientパルス発生のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
- アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
- シミュレーション技術 プロセス・シミュレーション : イオン注入
- 点欠陥拡散モデルにおける統一パラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一のパラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一パラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一のパラメータの抽出手順の構築
- 実効垂直電界依存性をもつCoulomb散乱移動度モデル
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 複雑な形状を有するMOSデバイス解析に適した三角形メッシュ生成方法
- 四面体Delaunay分割を用いた3次元配線シミュレータの開発
- ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- アナログ基本回路の基板雑音感度に関する考察
- アナログ基本回路における基板雑音感度の解析法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-29 差動増幅回路における基板雑音感度の評価(C-12.集積回路,一般セッション)