仮想テスタハードウェアを用いたテスト時間短縮法
スポンサーリンク
概要
- 論文の詳細を見る
VLSIの製造原価の中の検査コストを削減するためには,安価なテストシステムの導入とテスト時間短縮が必須である.しかし,拡散プロセスの微細化とともに,高集積化して多機能・複合機能化するVLSIのテスト時間は,大幅に長大化する傾向にある.そこで,本論文は,新しい自動テスト時間短縮手法を提案する.その手法は,テスタCPUメモリ上に仮想的テスタハードウェアを構築して,重複したテスタハードウェア設定命令を削除することによって,テスト時間短縮を図るものである.そして,実験によって,5〜25%のテスト時間短縮が図れることが実証され,本手法の有効性が示された.
- 2002-06-01
著者
関連論文
- 量産検査のIDDQによる欠陥検出力(半導体材料・デバイス)
- 量産検査コスト削減を目的としたテスト時間短縮法の実践的有効性の検証(電子デバイスの信頼性技術)
- マイクロプロセッサの故障検出率向上のための命令サンプリング手法
- フルスキャン設計での要求故障検出率を達成するためのテストパターン長(半導体材料・デバイス)
- トランジスタの特性ばらつきを利用したチップID用データ発生回路の特性(半導体材料・デバイス)
- 仮想テスタハードウェアを用いたテスト時間短縮法
- IDDQによるスキャンチェイン不良箇所特定手法
- VLSIの製造原価の考察