イメージ/ビデオコンテンツの自動アノーテーション
スポンサーリンク
概要
- 論文の詳細を見る
イメージ/ビデオコンテンッの解釈に関する研究はイメージの内容の解釈に基づく。イメージを構成する要素は、形・色・材質などに分類できる。形状類似性検出モジュールと色セグメンテーションレベルを組み合わせて解釈モデルを構築できる。本稿ではチェインコード形状モデルに基づく新たなNew Chain Codeを提案する。この手法は、イメージ内のすべてのshapeを並列に検出する。Chain CodeとNew Chain Codeの実行時間の差を示した。New Chain Codeのchain sequenceの文法的特徴が、我々の自動アノーテーションシステムの基礎をなしている。本システムは主にビデオビューア部、フレーム処理部、New Chain Code生成部、イメージ解釈部などからなり、イメージの内容を説明するキーワードを出力する。
- 社団法人電子情報通信学会の論文
- 1999-08-04
著者
-
前田 敦司
電気通信大学大学院情報システム学研究科
-
曽和 将容
電気通信大学大学院情報システム学研究科
-
Adhepeau Mireille
電気通信大学大学院情報システム学研究科分散処理研究室
-
Adhepeau Mireille
電気通信大学大学院 情報システム学研究科分散 処理 研究室
-
曽和 将容
電気通信大学大学院情報システム研究科
-
曽和 将容
電気通信大学
関連論文
- 動的故障に対応する並列計算機用適応ルータに関する検討(ディペンダブルコンピュータシステム及び一般)
- 浅い束縛による動的スコープ変数が存在する時の末尾再帰呼び出し
- 5L-1 さまざまなプロセッサに対応する命令レベル並列コンパイラに関する研究
- 3H-7 投機実行の動的なスケジューリング技法
- 3H-6 動的なスケジューリングを行うマルチスレッドプロセッサの提案
- 3H-5 ページング機構を用いたキャッシュレベルメモリの管理に関する研究
- イメージ/ビデオコンテンツの自動アノーテーション
- 並列度に依存しないスケジューリング
- キューマシン計算モデルに基づくスーパスカラプロセッサの実装と評価
- キューマシン計算モデルに基づくスーパスカラ・プロセッサの設計
- プログラム制御キャッシュレベルメモリの性能 : ハードウェア
- バリア同期のためのタスクスケジューリングアルゴリズムとその性能評価
- 概念制約式を用いたプログラミングを可能にするコンパイル手法
- バリアを唯一の同期手段とした場合のタスクスケジューリング
- オブジェクト/スレッドモデルオペレーティングシステムにおける柔軟できめの細かい保護機構の設計
- キューマシン計算モデルに基づくスーパスカラプロセッサの実装と評価
- キューマシン計算モデルに基づくスーパスカラプロセッサの実装と評価
- ソフトウェア制御階層命令メモリシステムに関する研究 : シミュレーションによる性能評価
- ソフトウェア制御階層命令メモリシステム : アーキテクチャ
- C-015 BidirectionalなSIMDをもつキュープロセッサ(C分野:アーキテクチャ・ハードウェア)
- キュー計算原理によるSMT型マルチスレッド並列キュープロセッサの提案と設計(アーキテクチャ)
- キュー計算原理によるSMT型マルチスレッド並列キュープロセッサの提案と設計
- 概念制約式を用いたプログラミングとプログラム合成
- ユーザプログラム制御階層メモリシステムの評価
- ユーザプログラム制御階層メモリシステムに関する研究
- PN コンピュータのフエッチ手法の改善
- キューマシン方式並列実行の複数階層に渡る関数呼び出しフレームの併合による効率化
- 論文には新規性があってはいけない?(「情報技術の新時代に向けて」)
- BSCP並列コンピュータの構築
- 2T-7 データベースエンジンへのプログラム制御キャッシュレベルメモリの適用
- 命令フェッチをプログラム制御するプロセッサ・アーキテクチャ
- 単一アドレス空間におけるプロセス生成とデータ共有
- PNプロセッサにおけるデータキャッシュミスの性能に与える影響
- 3種類の並列キュー計算モデルの基本特性
- B-022 GCCによるキュー・コンパイラ開発手法の提案(B分野:ソフトウェア)
- 耐故障・適応ルーティングのセルフチューニングに関する検討
- 耐故障・適応ルーティングのセルフチューニングに関する検討
- 耐故障・適応ルーティングのセルフチューニングに関する検討(ディペンダブルコンピュータシステム及び一般)
- 耐故障・適応ルーティングのセルフチューニングに関する検討(ディペンダブルコンピュータシステム及び一般)
- キャンパスP2Pネットワークにおけるパーソナライズド検索(ネットワーク, 組込技術とネットワークに関するワークショップ)
- キャンパスP2Pネットワークにおけるパーソナライズド検索
- 耐故障性を考慮したk-ary n-cube用適応デッドロック回復ルーティング(ネットワーク)
- C-029 Verilog-HDLによる並列キュープロセッサのデザイン(C.アーキテクチャ・ハードウェア)
- 並列キュー計算モデルの基本特性評価(CPSY-3 性能評価)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 仮想キューマシンVQMの構成と基本性能評価(並列処理のためのシステム)
- 動的故障に対応する並列計算機用適応ルータに関する検討(ディペンダブルコンピュータシステム及び一般)
- JXTAネットワークに対するユーザ認証およびアクセス制御の導入
- Qjavaプロセッサの基本設計(デペンダブルコンピュータシステム及び一般)
- QJavaプロセッサの基本設計(ディペンダブルコンピュータシステム及び一般)
- プロセス部品化に関する基礎考察
- 非均質並列プロセッサ用プログラムの実行時間の下界
- キー/ロック方式の拡張によるアクセスルートコントロールシステムソフトウェアの新しい潮流
- アクセス制御機構における判定操作の効率化
- キー/ロック方式に基づく柔軟できめの細かいオブジェクトの保護機構の設計
- 3T-3 階層型分散Webサーバシステムにおける動的負荷分散方式に関する研究
- UPCHMSのパイプライン処理適用による評価
- UPCHMSにおけるパイプライン処理の適用
- ユーザプログラム制御階層メモリシステムのメモリ有効利用の効果
- UPCHMSの特徴解析
- ユーザプログラム制御階層メモリシステム
- UPCHMSのプログラムによる高速化手法
- ユーザプログラム制御階層メモリシステム
- プログラムによるメモリ階層制御
- ソフトウェア制御階層メモリシステムにおける命令階層の並列転送効果
- 命令とデータに関するプログラム制御階層メモリシステムを持つコンピュータの設計
- 命令とデータに関するプログラム制御階層メモリシステムを持つコンピュータの設計
- 非均質型細粒度並列計算機PN computer用のコンパイラにおける基本ブロックの接続処理
- D-6-4 キュー計算モデルを用いた並列プロセッサの設計
- 部品が表す概念に対する『名前付けの一貫性』の自動管理を容易にするための部品表現に関する一考察
- "柔らかい"部品参照を用いるプログラミング言語に関する一考察
- 部品データベースへの問い合わせをアルゴリズム記述要素として用いるプログラミング手法についての一考察
- PNスーパースカラプロセッサのパルテノンシステムによるLSI設計
- 並列キュープロセッサの基本設計
- 並列キュープロセッサの基本設計
- 並列度優先スケジューリングにおけるブロックを越えたタスク移動
- プロセッサ数に依存しないタスクスケジューリング技法
- 拡張ハイパーキューブ
- 拡張ハイパーキューブに関する研究
- PNコンピュータのVLSI設計におけるデバッギング手法
- 移動型エージェントによる計算機環境の管理手法
- コンピュータネットワーク上の仮想社会における移動型サービスエージェント
- キャッシュコヒーレンス制御が不要な並列計算機におけるプログラミング
- プログラム制御キャッシュレベルメモリを用いた並列計算機のデータ一貫性
- プログラム制御キャッシュメモリの性能評価
- 分散共有メモリ型並列コンピュータにおけるプログラム制御キャッシュメモリ
- 参照属性に基づくハードウエアプリフェッチ方式
- ロード先行実行機構によるデータプリフェッチ
- キューマシン用並列化Cコンパイラ
- D-3-6 キューマシン用CコンパイラQCC
- SMPクラスタにおけるハイブリッドMPI-OpenMPプログラミングのためのマスタースレーブアルゴリズム
- B-23 QJavaバイトコードの実行環境の構築(プログラム言語の実装,B.ソフトウェア)
- B-22 QJavaバイトコードの並列性抽出に関する研究(プログラム言語の実装,B.ソフトウェア)
- 人間社会における情報検索のコンピューターネットワークへの応用
- 定並列プログラムにおける並列度変換
- PNコンピュータのVLSI設計における物理的制約に関する研究
- D-6-5 QJavaコンパイラ : 並列性を重視したQJavaバイトコードの生成
- B-14-11 エージェントを用いたパッチ投入システムの提案と構築
- D-6-6 QJavaバイトコードの実行環境の構築
- B-7-35 HTMLに特化したテキストデータ圧縮法によるWWWの高速化の研究
- 命令レベル並列プロセッサ用バリア型フェッチ機構における NOP 削減方式