キューマシン用並列化Cコンパイラ
スポンサーリンク
概要
- 論文の詳細を見る
キューマシンとは「キュー計算モデル」を用いたコンピュータである。キューマシンは命令レベルの並列実行性と小さなプログラムサイズを両立可能であるという特徴をもつ。現在までにキュー計算モデルの基本原理の研究および試作がなされているが、コンパイラの研究はされていなかった。本稿ではキュー計算モデルの特徴を生かして、並列実行可能なコードを出力するキューマシン用Cコンパイラの開発を行った。数種類のプログラムをコンパイルした結果、Sun SPARC^<TM>プロセッサとほぼ同等の命令レベルの並列性を有しつつ、プログラムサイズはより小さなものとなる結果が得られた.
- 一般社団法人情報処理学会の論文
- 2002-08-22
著者
-
吉永 努
電気通信大学大学院情報システム学研究科
-
曽和 将容
電気通信大学大学院情報システム研究科
-
曽和 将容
電気通信大学
-
吉永 努
電気通信大学
-
奥村 義智
電気通信大学 大学院情報システム学研究科
関連論文
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 6ZD-4 マルチリンクEthernet環境におけるSMPクラスタの性能評価(ネットワークと専用アーキテクチャ,学生セッション,アーキテクチャ)
- 動的故障に対応する並列計算機用適応ルータに関する検討(ディペンダブルコンピュータシステム及び一般)
- 浅い束縛による動的スコープ変数が存在する時の末尾再帰呼び出し
- 5L-1 さまざまなプロセッサに対応する命令レベル並列コンパイラに関する研究
- 3H-7 投機実行の動的なスケジューリング技法
- 3H-6 動的なスケジューリングを行うマルチスレッドプロセッサの提案
- 3H-5 ページング機構を用いたキャッシュレベルメモリの管理に関する研究
- イメージ/ビデオコンテンツの自動アノーテーション
- 並列度に依存しないスケジューリング
- キューマシン計算モデルに基づくスーパスカラ・プロセッサの設計
- プログラム制御キャッシュレベルメモリの性能 : ハードウェア
- 耐故障・適応デッドロック回復ルーチングのためのネットワーク再構成プロトコル(コンピュータシステム)
- コンパイラとランタイムによるソフトウェアキャッシュの更新オーバヘッド隠蔽手法
- バリア同期のためのタスクスケジューリングアルゴリズムとその性能評価
- 概念制約式を用いたプログラミングを可能にするコンパイル手法
- バリアを唯一の同期手段とした場合のタスクスケジューリング
- 低遅延オンチップネットワークのための予測ルータの評価
- オブジェクト/スレッドモデルオペレーティングシステムにおける柔軟できめの細かい保護機構の設計
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究
- 予測ルータによる低遅延Fat Treeネットワーク
- ソフトウェア制御階層命令メモリシステムに関する研究 : シミュレーションによる性能評価
- ソフトウェア制御階層命令メモリシステム : アーキテクチャ
- C-015 BidirectionalなSIMDをもつキュープロセッサ(C分野:アーキテクチャ・ハードウェア)
- キュー計算原理によるSMT型マルチスレッド並列キュープロセッサの提案と設計(アーキテクチャ)
- キュー計算原理によるSMT型マルチスレッド並列キュープロセッサの提案と設計
- 概念制約式を用いたプログラミングとプログラム合成
- ユーザプログラム制御階層メモリシステムの評価
- ユーザプログラム制御階層メモリシステムに関する研究
- C-026 携帯端末とネットワーク上計算資源の協調によるカメラセンサアプリ高速化の検討(C分野:ハードウェア・アーキテクチャ,一般論文)
- PCクラスタによる行動支援サービスプラットフォームZeoBroの初期実装と評価(ホームネットワーク,ユビキタスネットワーク,クラウドコンピューティング,コンテキストアウェア,位置情報サービス,eコマース及び一般)
- メニーコア時代に向けたインオーダ・アーキテクチャ再考(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- 2ZP-5 未知のSQLインジェクション攻撃検知システムの構築(情報爆発時代における分散処理と運用技術,学生セッション,「情報爆発」時代に向けた新IT基盤技術,情報処理学会創立50周年記念(第72回)全国大会)
- 2-Dトーラスネットワークにおける動的通信予測による低遅延化
- 通信予測機構を用いた低遅延ネットワークの構成方法と評価(予測及び通信機構)
- PN コンピュータのフエッチ手法の改善
- ルールベースアクセス制御機能を持つDLNA情報家電の遠隔共有支援機構
- 2ZP-3 資源情報の特徴抽出によるモデル化手法と攻撃検知法の提案(情報爆発時代における分散処理と運用技術,学生セッション,「情報爆発」時代に向けた新IT基盤技術,情報処理学会創立50周年記念(第72回)全国大会)
- 論文には新規性があってはいけない?(「情報技術の新時代に向けて」)
- BSCP並列コンピュータの構築
- 2T-7 データベースエンジンへのプログラム制御キャッシュレベルメモリの適用
- 命令フェッチをプログラム制御するプロセッサ・アーキテクチャ
- 単一アドレス空間におけるプロセス生成とデータ共有
- PNプロセッサにおけるデータキャッシュミスの性能に与える影響
- 3種類の並列キュー計算モデルの基本特性
- B-022 GCCによるキュー・コンパイラ開発手法の提案(B分野:ソフトウェア)
- 耐故障・適応ルーティングのセルフチューニングに関する検討
- 耐故障・適応ルーティングのセルフチューニングに関する検討
- 耐故障・適応ルーティングのセルフチューニングに関する検討(ディペンダブルコンピュータシステム及び一般)
- 耐故障・適応ルーティングのセルフチューニングに関する検討(ディペンダブルコンピュータシステム及び一般)
- キャンパスP2Pネットワークにおけるパーソナライズド検索(ネットワーク, 組込技術とネットワークに関するワークショップ)
- キャンパスP2Pネットワークにおけるパーソナライズド検索
- 耐故障性を考慮したk-ary n-cube用適応デッドロック回復ルーティング(ネットワーク)
- C-029 Verilog-HDLによる並列キュープロセッサのデザイン(C.アーキテクチャ・ハードウェア)
- 並列キュー計算モデルの基本特性評価(CPSY-3 性能評価)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 仮想キューマシンVQMの構成と基本性能評価(並列処理のためのシステム)
- 動的故障に対応する並列計算機用適応ルータに関する検討(ディペンダブルコンピュータシステム及び一般)
- JXTAネットワークに対するユーザ認証およびアクセス制御の導入
- Qjavaプロセッサの基本設計(デペンダブルコンピュータシステム及び一般)
- QJavaプロセッサの基本設計(ディペンダブルコンピュータシステム及び一般)
- Optimization for Hybrid MPI-OpenMP Programs with Thread-to-thread Communication (2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- Mobile-Wormhole Device : DLNA情報家電の相互遠隔接続支援機構の携帯端末への応用(UBI-1【ホームネットワーク/実世界インタフェース】)
- Mobile-Wormhole Device : DLNA情報家電の相互遠隔接続支援機構の携帯端末への応用(UBI-1【ホームネットワーク/実世界インタフェース】)
- D-6-4 キュー計算モデルを用いた並列プロセッサの設計
- A Parallel Navigation Algorithm with Dynamic Load Balancing for OODBMSs
- 2Dトーラスネットワークにおける動的予測ルーティング(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- 並列キュープロセッサの基本設計
- 並列キュープロセッサの基本設計
- DT-2 CPSY企画セッション : 先進的コンピュータ・システムとその応用技術(チュートリアルセッション,ソサイエティ企画)
- 視覚神経系モデルシミュレーションの複数GPUによる高速化
- 3次元積層向けブロック配置問題の検討
- 3次元積層向けブロック配置問題の検討
- 視覚神経系数理モデルシミュレーションのMPIによる並列化
- クラウドによる携行可能な指先での署名認証システムの開発
- クラウドによる携行可能な指先での署名認証システムの開発
- Performance Enhancement for Matrix Multiplication on an SMP PC Cluster
- Construction of Hybrid MPI-OpenMP Solutions for SMP Clusters(System Software)
- D-6-8 Hybrid Compiler-Controlled Self-Adjustable Parallelism-Independent Scheduling Algorithm for Cluster of Workstations
- An Ambiguous, Context-Free Grammar for Deterministic Parsing In Queue-Java Compiler
- Fast, Effective Instruction Generation Algorithm For Queue-Java Compiler (QJAVAC)
- ネットワークコンピューティングのための包括的マッシュアップフレームワークの検討
- スマートフォンを用いた歩行動作改善ツールの開発
- 「覗き込み」を利用した直感的な外部ディスプレイアクセス方式の提案
- FPGAを用いたデータストリームに対するウィンドウジョインの検討(FPGAアクセラレーター,FPGA応用及び一般)
- FPGAを用いたデータストリームに対するウィンドウジョインの検討(FPGAアクセラレーター,FPGA応用及び一般)
- FPGAを用いたデータストリームに対するウィンドウジョインの検討(FPGAアクセラレーター,FPGA応用及び一般)
- D-6-9 Compiler Assisted Scheduling Scheme with Low-cost Runtime Support for Control Predicated ILP
- Design of Producer-order Parallel Queue Processor Architecture
- Design of Producer-order Parallel Queue Processor Architecture
- Design of Producer-order Parallel Queue Processor Architecture
- A Reduced Bit-Width Instruction Set Architecture for FQM Execution in Hybrid Processor Architecture (FaRM-rq)
- キューマシン用並列化Cコンパイラ
- SMPクラスタにおけるハイブリッドMPI-OpenMPプログラミングのためのマスタースレーブアルゴリズム
- PCクラスタによる行動支援サービスプラットフォームZeoBroの初期実装と評価
- ウィンドウ結合演算子のFPGAによる実現(スマートな社会を支えるインターネットアーキテクチャ論文)
- D-6-5 QJavaコンパイラ : 並列性を重視したQJavaバイトコードの生成
- D-6-6 QJavaバイトコードの実行環境の構築
- MPI埋め込み可能GPUプログラミングフレームワーク適用可能性の評価(並列処理支援,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))