PNコンピュータのVLSI設計における物理的制約に関する研究

概要

論文の詳細を見る
今日の計算機性能の向上には、めざましいものがある。しかし逐次処理では限界があり、さらなる処理速度の向上には並列処理などの方法が不可欠である。本研究室では、簡単な命令セットを持ったCPUで、命令を機能別に並列に実行するPN(Parallel Neumann)コンピュータ川の開発研究を行なってきた。スーパースカラプロセッサは命令を動的に解析し、並列に実行するが、PNコンピュータはプログラムをコンパイル時に静的に解析し機能別にわける。したがって、スーパースカラプロセッサより並列度の抽出が行なわれ、また実行時にスケジューリングを行なわないので、実行時間が短くなるという利点を有する。その上、元来別々のハードウェア上で実行される、演算、実行、分岐の3命令を実行するハードウェアに分けそのユニットで並列に実行するので、ハードウェアの増加を最小に抑えながらパフォーマンスを上げることができる。今回、我々はNTTが開発したパルテノンシステムを用いてPNプロセッサの設計、試作を行なった。本稿ではPNプロセッサの試作の段階で生じた、ピン数とゲート数の制限という物理的制約に対する対処法について述べる。
一般社団法人情報処理学会の論文
1996-03-06