多層多端子ネットの位相配線におけるビア数最小化問題について
スポンサーリンク
概要
- 論文の詳細を見る
多層基板で線幅,線間の制限を考えずにビア数を最小とする配線経路と層割当を求める問題はネットを2端子ネットに限ったとしてもNP困難である.本論文では,多層多端子に拡張されたこの問題の最適解において,t端子ネット当たりビア数の上限はt-1であることを証明し,この上限数のビアを要する問題のクラスについて論ずる.
- 一般社団法人情報処理学会の論文
- 1993-06-25
著者
関連論文
- アナログ集積回路での共通重心に対応した配置手法に関する研究(物理設計,物理設計及び一般)
- PCB設計における直線バス構造に沿う最適モジュｰル配置
- スライス構造における配線領域を確保する最適フロアプラン
- モジュール配置問題を解く限定スライス構造の提案
- モジュール配置問題を解く限定スライス構造の提案
- ビンの容量を制限したキューブパッキング問題のNP完全性について
- ハイブリット IC 平面レイアウト対話設計における配線位相を保つ端子移動アルゴリズム
- アナログレイアウトエディタに適した位相配線のデータ構造と修正アルゴリズム
- 枝重み付き一般グラフの最大マッチングの下限と線形時間近似アルゴリズム
- 多端子ネットの2端子ネット集合へのビア数に関する等価変換
- 多層多端子位相配線におけるネット当りのビア数について
- 2端子ネットビア数最小化問題の区間分割に関する動的計画法による解法
- 多層多端子ネットの位相配線におけるビア数最小化問題について
- A-3-3 配線長評価の高速化についての改良手法(A-3.VLSI設計技術,一般セッション)
- A-3-19 多角形パッキングの探索を指向した配置表現方法(A-3.VLSI設計技術,一般セッション)
- 3D-LSIフロアプランの表現方法 : Merged FT Squeeze (物理設計)
- A-1-11 自動マーキングシステムの一手法(A-1.回路とシステム,一般セッション)
- [招待講演]配線・配置一考
- 重ね合わされるプリント基板への素子配置手法(物理設計,システム設計及び一般)
- A-3-3 3次元LSIのフロアプラン探索に適した解空間(A-3.VLSI設計技術,一般セッション)
- A-3-2 最小コストフローを用いた,指定長配線の一手法(A-3.VLSI設計技術,一般セッション)
- 三次元LSIのフロアプラン探索に適した解空間(研究速報)
- アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- A-3-4 フォトダイオードアレイ(PDA)設計問題の一解法(A-3.VLSI設計技術,一般セッション)
- 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現(計算機システム)
- 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
- Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
- Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
- Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
- 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)