アナログレイアウトエディタに適した位相配線のデータ構造と修正アルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
単層アナログレイアウトの設計ツールとして,設計者が指定するひとつの部品の連続移動に対応して周囲の配線を連続移動させるレイアウト連続移動エディタが求められているが,その有効性は処理の早さにかかっている.筆者らは,連続移動を位相的に処理する段階(位相配線処理)とそれに続く配線の物理的実現の段階(物理配線処理)とに分けることで高速化をはかるエディタを開発中である.本稿では,全体の概要と位相配線処理部分について記述する.部品の配置に応じて領域を三角形分割し,位相配線はそれが通過する三角形の系列で表現する,というデータ構造において部品の連続移動を多角形の変形の連続で捉え,それぞれはデータ構造の部分変更で対応するワームクリープ法を提案する.実験のために仮の物理配線処理を組み込んでエディタを試作したところ,実時間エディタとして設計者が満足できる早さで動作させることができた.
- 一般社団法人情報処理学会の論文
- 1993-06-25
著者
関連論文
- PCB設計における直線バス構造に沿う最適モジュｰル配置
- スライス構造における配線領域を確保する最適フロアプラン
- モジュール配置問題を解く限定スライス構造の提案
- モジュール配置問題を解く限定スライス構造の提案
- ビンの容量を制限したキューブパッキング問題のNP完全性について
- フロアプランにおける部屋数最小化問題
- フロアプランにおける部屋数最小化問題
- L形モジュールを含んだ方形パッキング問題に対する, Sequence-Pairを用いたアルゴリズム
- ソフトモジュールを含む配置問題の一解法
- ソフトモジュールを含む配置問題の一解法
- ハイブリット IC 平面レイアウト対話設計における配線位相を保つ端子移動アルゴリズム
- アナログレイアウトエディタに適した位相配線のデータ構造と修正アルゴリズム
- 多端子ネットの2端子ネット集合へのビア数に関する等価変換
- 多層多端子位相配線におけるネット当りのビア数について
- 2端子ネットビア数最小化問題の区間分割に関する動的計画法による解法
- 多層多端子ネットの位相配線におけるビア数最小化問題について
- [招待講演]配線・配置一考