式評価順序の最適化による微視的並列度向上
スポンサーリンク
概要
- 論文の詳細を見る
並列命令実行を前提にした場合、構文木をなるべくバランスするよう式の評価順序をきめ、木の高さを出来るかぎり低くした方が、全体のクリティカルパス長が短くなり高速となる。このような最適化(以下、ハイトリダクションと呼ぶ)は論理回路設計や、大規模並列処理の分野では、重視されてきたが、命令セットレベルでの並列度をあげるための最適化手法としてはあまり取り上げられていない。これは、従来、ハイトリダクションの適用が一つの式、あるいは、基本ブロック内に限定して考えられていたため、実質的な性能向上があまり大きくなかったためと考えられる。しかし、現在では、データフロー解析、ループアンロール等の手法と組み合わせることにより、従来考えられていたよりもはるかに大きな式を並列化の対象とできる。このため、ハイトリダクションの適用による性能向上は、従来の数10%のレベルから、数倍のレベルまで来ていると考えられ、並列処理の性能を左右する重要な技術になると思われる。以下、命令セットレペルでの並列最適化を前提に、アルゴリズムの検討とその拡張および問題点について述べる。
- 一般社団法人情報処理学会の論文
- 1992-02-24
著者
-
竹内 陽一郎
(株) 東芝 情報・通信システム技術研究所
-
竹内 陽一郎
(株)東芝情報・通信システム技術研究所
-
境 隆二
(株)東芝ディジタルメディアネットワーク社コアテクノロジーセンター
-
境 隆二
東芝
-
境 隆二
(株)東芝情報通信システム技術研究所
-
竹内 陽一郎
(株)東芝府中工場
-
境 隆二
(株)東芝 デジタルプロダクツ&サービス社
関連論文
- マルチコアおよびGPGPU環境における画像処理最適化
- 最先端LSI技術をキラーアプリ創出にいかにつなげるか?(システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア)
- CELL REGZA^におけるマルチコアソフト開発の実際(システムLSIアーキテクチャと組込みシステム-プロセッサ,メモリ,システムLSI,画像処理及び関連するソフトウェア)
- 2E-6 Implementation and Optimization of software MPEG-2 decoder for CELL REGZA
- 条件実行制御を用いたVLIWにおける大域命令スケジュール
- VLIW計算機での手続き呼出最適化
- 高速シミュレーション・ツール : リバース・コンパイラの開発
- 線形モデルによるアプリケーション性能予測の一手法
- VLIW計算機における条件実行制御と最適化コンパイラの実アプリケーションによる評価
- A-029 SPEサーバを用いたプログラミング環境の構築(モデル・アルゴリズム・プログラミング,一般論文)
- 1A-1 Cellプロセッサにおけるソフトウェアトランザクショナルメモリの実装と評価(並列処理と動的再構成技術,一般セッション,アーキテクチャ)
- VLIWコンパイラにおけるスピルコード最適化
- VLIWアーキテクチャにおける浮動小数点演算の性能評価
- VLIW計算機における条件実行アーキテクチャの評価とコンパイラの役割
- 並列性向上を意識した大域最適化の方法と実装
- 命令スケジューリングアルゴリズム
- 式評価順序の最適化による微視的並列度向上
- ループ展開・ソフトウエアパイプライニングの新手法
- 2.Xウィンドウシステムのベンチマークテスト (計算機ベンチマークの最新動向)
- Superscalar と Very Long Instruction World : どこが super, なぜ very long? ( 素朴な疑問)
- OS性能チューニングエキスパートシステムの実用化
- VLIWアーキテクチャの実現
- CISC型からRISC型へのオブジェクトプログラムトランスレーション