多重論理設計誤りの自動追跡手法

概要

論文の詳細を見る
近年の論理回路の大規模化、複雑化に伴い、論理設計に要する時間の増大が問題となっている。論理設計の自動化は進んでいるが、全ての設計に適用されるには至っておらず、人手で設計または修正された回路の検証や、論理生成ツール自身を対象とした検証が必要と考えられる。よって、短時間で設計を完了するために、論理検証で設計誤りと判定された場合の、誤り追跡・修正の自動化が必要である.我々は、「誤り追跡入力」を用いた、単一の誤りに対してゲート単位での追跡が可能な手法を提案し、有効性を確認した。本稿では、誤り追跡入力を多重の論理設計誤りに適用し、多重の設計誤りに対してもゲート単位で追跡が可能な手法を提案する。以下の2点を特徴とする。(1)各ゲートに誤り可能性の尺度を与え、誤り箇所の組合せを行う際に用いることにより、少ない計算時間で誤りである可能性の高い組合せを求める。(2)見逃しのない誤り追跡が可能である。対象とする回路は、組合せ論理回路と単一クロックを用いた同期式順序回路である。これらはコーン回路に帰着できるので、以下ではコーン回路のみを扱う。
社団法人情報処理学会の論文
1991-02-25