ADLによる並列処理プロセッサ設計支援手法
スポンサーリンク
概要
- 論文の詳細を見る
近年、ASICの普及はめざましいものがあるが、扱うデータ量や処理速度への要求はますます高まっている。これに対して、並列処理方式は1つの有効な解決法である。しかし、ASICのユーザであるシステム設計者にとっては、その設計は非常に困難である。なぜなら、並列処理プロセッサの特にアーキテクチャの設計には、多くのハードウェアの知識を必要とし、また考慮すべき事項も多いからである。本稿では、システム設計者でも容易に並列処理プロセッサを設計可能とする設計支援環境について述べる。並列アルゴリズム記述言語ADL(Algorithm Description Language)およびアルゴリズム及びアーキテクチャの設計の支援手法を提案する。なお、本稿で扱う並列処理プロセッサは、複数のオートマトンのモデルとして扱っている。また、本支援環境はオートマトン間のアーキテクチャの設計を主たる対象としているため、オートマトン自身は汎用のCPU(コア)で実現するものとしている。そのため、全ての演算はオートマトン内ではシーケンシャルに実行される。すなわち、本システムの目的は並列プロセスの実現法の設計支援であって、演算レベルの並列(クロック同期パイプライン、シストリックアレイ等)は設計の対象としていない。
- 1989-10-16
著者
関連論文
- ADLによる並列処理プロセッサ設計支援手法
- 多重論理設計誤りの自動追跡手法
- 基本機能に着目した論理検証カバレッジの一尺度
- 論理設計誤りの自動修正手法(2) : 単一誤りに対する追跡と修正
- 論理設計誤りの自動修正手法(1) : 誤り追跡入力の生成法と性質
- 印刷配線板の階層的自動配線手法 : フレキシブル・ルータ
- ポテンシャルを用いた並列配線手法
- 経験的知識を用いた印刷配線板の自動配置手法
- 印刷配線板の自動配置プログラム
- 論理ベリファイアにおける設計不良箇所の追跡
- ワイヤボンタの自動化
- MOS LSIを対象とするシミュレーションエンジン