機能記述に基づくテストパターンを用いた論理検証

概要

論文の詳細を見る
大規模論理回路に対応する論理検証手法の確立が大きな問題となってきている。論理シミュレーション以外の論理検証手法では、論理検証の完全性は保証するが、大規模論理回路は扱えない。一方、入力変数の数が多い場合には、全ての入力パターンに対して論理シミュレーションを行うことは不可能である。従って、有効な論理シミュレーション用テストパターンの生成が必要となるが、現状では、設計者に委ねられている。一方、部分入力パターンを利用すると、論理検証結果の完全性を保証できない。そこで、部分入力パターンによって、検出される誤りの割合、即ち、論理検証カバレッジを評価する必要がある。本稿では、大規模論理回路、特に入力変数が多いゲートレベル回路の論理検証を対象とした論理検証用テストパターンの生成手法を提案する。本手法では、図形的機能記述言語SFDLで記述された論理回路機能記述に基づき、満たすべき部分機能にランダムパターンを発生する。また、このテストパターン集合の論理検証カバレッジの分析を試みる。
一般社団法人情報処理学会の論文
1990-03-14