ブロック図によるHDL設計環境の実現方式
スポンサーリンク
概要
- 論文の詳細を見る
トップダウン設計手法の一形態として過去の設計資産を容易にかつ有効に活用できるブロック図によるハードウエア記述言語(HDL)設計環境を提案する.本環境では,機能単位のHDL記述(HDLマクロ)や従来の論理図をブロックとして表現することにより,視覚的に組み合わせて設計する.以下,本環境の概要と実現方式について述べる.
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
野地 保
三菱電機株式会社システムlsi開発研究所
-
野地 保
三菱電機(株) Cl研(情)
-
濱田 英幸
三菱電機(株)
-
水本 勝也
三菱電機(株)
-
高坂 広之
三菱電機(株)
-
青木 洋
三菱電機(株)
-
水本 勝也
三菱電機(株)システムlsi開発研究所
-
青木 洋
三菱電機(株)システムlsi開発研究所
-
高坂 広之
三菱電機(株)システムlsi開発研究所
-
濱田 英幸
三菱電機(株)システムlsi開発研究所
関連論文
- 機能設計を対象とする合成予測の実現
- 論理合成とマイクロプログラムの統一設計環境
- ブロック図によるHDLベース設計環境
- OLTP性能予測ツールSMART
- ハードウェア記述言語 3. ハードウェア記述言話の比較 (ハードウェア記述言語)
- 機能記述からの論理合成評価
- トップダウン設計手法と論理合成
- ブロック図によるHDL設計環境の実現方式
- HDLマクロのパラメータ化実現方式
- トップダウン設計手法向き仮想遅延精度の向上
- HDL記述の論理合成向き自動変換
- ハードウェア記述言語 2. 主要なハードウェア記述言語の特徴と標準化状況 : 2.4 Verilog HDL (ハードウェア記述言語)