トップダウン設計手法向き仮想遅延精度の向上
スポンサーリンク
概要
- 論文の詳細を見る
我々は論理合成ツールを主体とした、トップダウン設計手法の確立を目指している。本論文ではトップダウン設計手法の確立の一ステップとして仮想遅延精度向上のための手法について述べる。トップダウン設計では規模の大きな回路をいかに効率良く設計するかが問われている。そのためには、配置配線後に生じるタイミングエラーによる後戻りを経減させるため、仮想遅延精度の向上を図る必要がある。ここでは、配置配線実行前に配線長を有効に予測する方法を調査し、仮想検証の精度を高めることを検討した。本稿では特に、半周長予測式とファンアウト調整について述べる。なお、「半周長予測式」は領域指定のレイアウトに容易に適用することができる。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
野地 保
三菱電機株式会社システムlsi開発研究所
-
野地 保
三菱電機(株) Cl研(情)
-
濱田 英幸
三菱電機(株)
-
浦野 真帆
三菱電機(株)
-
三浦 永
三菱電機エンジニアリング(株)
-
濱田 英幸
三菱電機(株)システムlsi開発研究所
関連論文
- 機能設計を対象とする合成予測の実現
- 論理合成とマイクロプログラムの統一設計環境
- ブロック図によるHDLベース設計環境
- OLTP性能予測ツールSMART
- ハードウェア記述言語 3. ハードウェア記述言話の比較 (ハードウェア記述言語)
- 機能記述からの論理合成評価
- トップダウン設計手法と論理合成
- ブロック図によるHDL設計環境の実現方式
- HDLマクロのパラメータ化実現方式
- トップダウン設計手法向き仮想遅延精度の向上
- HDL記述の論理合成向き自動変換
- ハードウェア記述言語 2. 主要なハードウェア記述言語の特徴と標準化状況 : 2.4 Verilog HDL (ハードウェア記述言語)