共有メモリ型マルチプロセッサにおける多段キャッシュ動作のシミュレーション評価

スポンサーリンク

概要

論文の詳細を見る
現在、商用の並列計算機で最も普及しているのは共有バス結合による共有メモリ型マルチプロセッサである。このタイプの並列計算機では、共有バスにアクセスが集中するため、キャッシュが重要な存在となり、アーキテクチャの検討には、その構成、制御法を解析することが必須となる。本稿では、最適なキャッシュ構成、制御法を用途に応じて定めることを目的として新たに開発した、並列計算機用OSを含めた多段キャッシュ動作の解析が可能なキャッシュシミュレー夕により、アプリケーションプログラムとして、マルチプロセッサの汎用的なベンチマークとして定着しているSPEC SDM sdet を実行した際に、キャッシュのコヒーレンシプロトコル、構成を変化させた時のキャッシュ動作を解析した結果を報告する。
社団法人情報処理学会の論文
1993-09-27

著者

関連論文

もっと見る

スポンサーリンク