二次元FFTの並列処理手法の検討
スポンサーリンク
概要
- 論文の詳細を見る
多くの信号処理, 画像処理の分野において, 二次元FFT(Fast Fourier Transform: 高速フーリエ変換)は頻繁に利用されている.この二次元FFTでは, いわゆるメモリアクセスにおけるコーナターンが発生するため, 並列処理により高速化を図る場合, プロセッサ間で大量のデータ転送が生じ, システムの性能低下を招くという問題が指摘されてきた.本稿では, コーナーターンによる性能低下を軽減する並列処理手法について検討し, その結果として複数のプロセッサをリング状に接続した並列アーキテクチャをベースとした並列処理手法を提案する.本手法は, 一次元FFTを二分割し, プロセッサの演算とプロセッサ間データ転送を並列して行うパイプライン処理方式を採用するもので, これを可能とするためのネットワーク性能についても言及する.
- 1998-03-05
著者
関連論文
- SCIを構成要素として用いた各種基本的相互結合網の評価
- 高速信号処理向き並列アーキテクチャの提案
- SCIを用いたネットワークトポロジの評価
- ネットワークベースの並列処理を用いた衛星画像処理システムの構築とその評価
- 共有メモリ型マルチプロセッサにおける多段キャッシュ動作のシミュレーション評価
- 二次元FFTの並列処理手法の検討
- HLAをベースとした並列分散シミュレーションシステムの実現 : Data Distribution Management の性能評価
- HLAをベースとした並列分散シミュレーションシステムの実現 : eRTI 1.3とDMSO-RTIの性能比較
- FPGAベース並列マシンRASHでのSAR画像再生処理の適用
- 5H-4 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(2) : 市販DSPシステムとの比較検討
- 5H-3 FPGAベース並列マシンRASHのSAR画像再生処理への適用検討(1) : RASHでのSAR画像再生処理の実現方式
- タイムメモリトレードオフ解読法に基づく暗号強度評価装置の実現性について
- 5N-9 FPGAによる並列暗号解析装置の構成(2) : ASICとの比較
- タイムメモリトレードオフ解読法を用いた暗号強度評価装置
- 並列計算機を用いたタイムメモリトレードオフ法の実現
- SIMD型並列計算機における高速処理方式
- 1P-1 HLAをベースとした並列分散シミュレーションシステムの実現 : eRTI 1.3の性能評価
- 分散シミュレーションアーキテクチャHLA
- Distributed Interactive Simulation (DIS++) 技術をベースとした異機種シミュレータ統合環境の試作
- Distributed Interactive Simulation (DIS)システムの試作(3) : 表示システム World Navigator の試作
- Distributed Interactive Simulation (DIS) システムの試作(1) : システムの概要
- 並列信号処理装置における高信頼化と動的負荷分散の実現方式
- Distributed Interactive Simulation (DIS)システムの試作 : ランタイムインフラストラクチャの性能評価
- Distributed Interactive Simulation (DIS) システムの試作 (4) : 分散シミュレーション管理方式
- Distributed Interactive Simulation(DIS)システムの試作 (2) : ランタイムインフラストラクチャの実装
- 2H-6 HLAをベースとした並列分散シミュレーションの実現 : Data Distribution Management機能の実現方式
- 2000-HPC-82-30 SMPでのSAR画像再生処理の並列化 : キャッシュを活かしたコーナーターン方法と性能評価
- 5L-4 SAR画像再生処理への並列プログラミング支援環境の適用検討
- HLAをベースとした並列分散シミュレーションシステムの実現 : eRTI 1.3の実現方式概要
- SAR画像再生処理における並列処理方式の比較検討
- 1D-7 画像分割方式によるSAR画像再生の並列処理方式の基礎検討
- 二次元FFTの並列化と画像相関処理への適用性
- リアルタイム信号処理用マルチプロセッサにおける動的負荷分散方式の評価
- HLAをベースとした並列分散シミュレーションシステムの実現 : eRTI 1.3の実現方式と性能評価
- FPGAを用いた再構成可能な並列信号処理装置
- SCIを用いた並列プロセッサの試作と評価
- トレース駆動型アーキテクチャシミュレータによる多段キャッシュを持つ共有バス結合型MPの性能評価