トランジスタレベル・スタティックタイミング解析における順序回路処理方法

スポンサーリンク

概要

• 論文の詳細を見る

• 従来トランジスタレベルでのスタティックタイミング解析は、パス探索の始点と終点をユーザーが指定し解析を行なう手法やパターンマッチングによりゲートレベルに変換し解析を行なう手法[1]が用いられてきた。しかし、ユーザーの負担や処理時間の増大等の問題があった。本稿では、トランジスタレベルのスタティックタイミング解析に於いて順序回路(同期回路)を解析するためのパス探索の始点と終点を探し出す手法とその実験結果を述べる。

• 一般社団法人情報処理学会の論文
• 1995-09-20

著者

• 山田 正昭

  株式会社東芝半導体設計・評価技術センター

• 山田 正昭

  (株)東芝半導体設計・評価技術センター

• 山田 正昭

  株式会社 東芝 半導体設計評価技術センター

• 栗林 元隆

  株式会社東芝半導体設計・評価技術センター

• 竹内 秀輝

  株式会社東芝半導体設計・評価技術センター

• 辻本 順一

  株式会社東芝デバイス技術研究所

関連論文

• マクロブロック入りSOG向き階層的概略配線
• 貫通電流を考慮するトランジスタサイジング手法
• 貫通電流を考慮するトランジスタサイジング手法
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• MOS LSIの信号の流れる方向を決定するアルゴリズム (電子システムの設計技術と設計自動化)
• トランジスタレベル・スタティックタイミング解析における順序回路処理方法
• ULSI設計用CADシステム (ULSI基盤技術)
• トランジスタレベルの回路･レイアウト合成

もっと見る 閉じる

スポンサーリンク