トランジスタレベルの回路･レイアウト合成
スポンサーリンク
概要
- 論文の詳細を見る
- 1995-03-09
著者
-
山田 正昭
東芝
-
山田 正昭
株式会社 東芝 半導体設計評価技術センター
-
山田 正昭
東芝 研究開発センタｰulsi研究所
-
黒沢 幸子
東芝 研究開発センタｰulsi研究所
-
小島 直仁
東芝 研究開発センタｰulsi研究所
関連論文
- 貫通電流を考慮するトランジスタサイジング手法
- 貫通電流を考慮するトランジスタサイジング手法
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- MOS LSIの信号の流れる方向を決定するアルゴリズム (電子システムの設計技術と設計自動化)
- トランジスタレベル・スタティックタイミング解析における順序回路処理方法
- ULSI設計用CADシステム (ULSI基盤技術)
- トランジスタレベルの回路･レイアウト合成