論理ベリファイアにおける設計不良箇所の追跡
スポンサーリンク
概要
- 論文の詳細を見る
論理検証には、i)シミュレーション、ii)組み合わせ回路と論理式の比較、iii)記号シミュレーション、iv)機能設計の検証などがあるが、本研究で扱う論理ベリファイアは、ii)の方法によるもので、図形的機能記述言語SFDL(Symbolic Functional Description Language)による機能記述とゲートレベル回路設計の比較検証を行なう。比較検証後、ゲートレベル設計に誤りがあるという結果が出た場合、設計者が回路を修正する際の支援として、ゲートレベル設計中、どの部分に誤りがあるかを示す手法を述べる。また、誤りを含む回路を使って、その誤りを含む範囲を限定する実験の結果について述べる。
- 一般社団法人情報処理学会の論文
- 1986-10-01
著者
関連論文
- ADLによる並列処理プロセッサ設計支援手法
- 印刷配線板の階層的自動配線手法 : フレキシブル・ルータ
- ポテンシャルを用いた並列配線手法
- 経験的知識を用いた印刷配線板の自動配置手法
- 印刷配線板の自動配置プログラム
- 論理ベリファイアにおける設計不良箇所の追跡
- ワイヤボンタの自動化
- MOS LSIを対象とするシミュレーションエンジン
- ルールベースによるゲートアレイの配置手法