ルールベースによるゲートアレイの配置手法
スポンサーリンク
概要
- 論文の詳細を見る
ASICの主役であるゲートアレイの集積度の増大、及び機能の多様化が著しいなかで、実装設計においても効率化のための階層的なアプローチが求められている。大規摸な回路を部分回路に分割して実装を進める場合、フロアプランと同様に部分回路の領域割付けには単一の手続きでは表わしにくい制約が多い。そこで本稿では、ルール型の推論機構により部分回路の配置を行なうシステムを提案する。
- 一般社団法人情報処理学会の論文
- 1986-10-01