ポテンシャルを用いた並列配線手法

スポンサーリンク

概要

論文の詳細を見る
プリント基板上に搭載される素子の表面実装化、多ピン化によって、多ビット幅のバスに対する配線が問題となっている。バスを束線状にまとめて、可能な限り一面内で配線することが求められているが、未だこの要求を満足する手法はない。また、従来から用いられてきた迷路法や線分探索法は、基本的に1本1本のネットの経路を逐次的に決定しており、未処理のネットの影響は考慮することが困難である。全てのネットを同時に考慮する、並列的な手法でなくては、効率の良い配線結果は得られない。本稿では、上記の問題に対応するために、ポテンシャルの概念を導入した並列配線手法を述べる。ネットや素子等、配線の障害となるものに対して、ポテンシャルを定義し、プリント板全平面でポテンシャルの総和が平均化するように、各ネットの経路を決定する。バスについては、バスを構成するネット群を一つにまとめて取り扱い、配線効率を高める。
一般社団法人情報処理学会の論文
1989-10-16

著者

関連論文

スポンサーリンク