バイナリレベルにおけるマルチスレッド化コード生成手法
スポンサーリンク
概要
- 論文の詳細を見る
従来, 高性能プロセッサシステムのアーキテクチャとしてマルチスレッド実行モデルを支援するものがさかんに研究されてきた。しかしながら, 現状のマルチスレッド化はソースコードレベルで行なわれており、ソースコードを参照不可能なアプリケーションにおいてマルチスレッド化による高速化の恩恵に預かることは困難である。本稿では今後主流になると考えられるマルチスレッド実行を支援する機能を備えたプロセッサシステムを前提として、バイナリレベルでシングルスレッドコードのマルチスレッド化を行ない、バイナリ互換を保持しつつ実行性能の向上を目指したシステムを提案する。
- 2001-01-26
著者
関連論文
- 3K-7 バイナリレベル変数解析に基づいた自動並列化システムの開発(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-6 パスベーススレッド分割手法に基づいた自動並列化システムの実装(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-4 グラフ理論に基づくスレッド分割手法におけるループ展開の適用検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-3 ループ並列化における命令移動によるデータ依存同期待ち削減法の検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-2 拡張容易なCMPシミュレータの電力評価環境構築(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 5K-6 2パス限定投機システムの提案 : スレッドコード生成処理系(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 4N-4 Cell Broadband EngineにおけるSPEC CFP2000の並列化(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 5K-5 2パス限定投機システムの提案 : メモリアクセス機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 2K-5 PISA based VLIW Processorへの割込み/例外制御機能の実装(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- 4-105 コーチング手法を利用して共創型技術者の育成を目指す(口頭発表論文,オーガナイズドセッション「コミュニケーションスキル教育」-I)