リファレンスクロックを必要としないプログラム可能なオンチップジッタ測定回路(VLSI一般(ISSCC2005特集))
スポンサーリンク
概要
- 論文の詳細を見る
リファレンスクロックを必要としない新しいオンチップジッタ測定回路を提案する.提案回路は, 可変遅延回路, インターリーブ方式の位相周波数検出器, チャージポンプで構成される.0.18μm CMOSプロセスで試作したプロトタイプ回路の性能評価結果を示す.提案手法は, 従来法に比べ線形性がよく, 精確なジッタ測定が可能である.また, インターリーブ方式の位相周波数検出器により, 測定回路内部で発生するジッタを低減できる.
- 社団法人電子情報通信学会の論文
- 2005-05-20
著者
-
山本 和弘
株式会社アドバンテスト
-
岡安 俊幸
株式会社アドバンテスト
-
須田 昌克
株式会社アドバンテスト
-
渡邊 大輔
株式会社アドバンテスト
-
一山 清隆
株式会社アドバンテスト研究所
-
石田 雅裕
株式会社アドバンテスト研究所
-
山口 隆弘
株式会社アドバンテスト研究所
-
ソーマ マニ
ワシントン大学電子工学部
-
山口 隆弘
(株)アドバンテスト研究所
-
山口 隆弘
(株)アドバンテスト研究所 第1研究部
関連論文
- 招待講演 デジタルアシスト・アナログテスト技術--ナノCMOS時代のアナログ回路テスト技術 (集積回路)
- デジタルアシスト・アナログテスト技術 : ナノCMOS時代のアナログ回路テスト技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- >4GHz ATEアプリケーションの為の1.83ps分解能CMOS任意タイミング発生器(VLSI一般(ISSCC2006特集))
- >4GHz ATEアプリケーションの為の1.83ps分解能CMOS任意タイミング発生器
- リファレンスクロックを必要としないプログラム可能なオンチップジッタ測定回路(VLSI一般(ISSCC2005特集))
- B-10-25 高密度実装用e-MPOコネクタと6連レセプタクルの開発(B-10. 光通信システムA(線路))
- C-12-46 SoC内ADCテスト信号生成アルゴリズム(C-12.集積回路,一般セッション)
- 計測システムのユーザインタフェース設計とオブジェクト指向分析プロセスへのPICTIVE法の応用
- 並列FFTクラスの試作
- Lo-fiプロトタイプを利用したBooch法分析と設計例
- 信頼度モデルをもちいたオブジェクト指向技術の技術評価
- C-039 帯域分割法に基づく広帯域信号計測(ハードウェア・アーキテクチャ,一般論文)
- 6.5Gb/s SerDes試験に適用可能なダイナミック任意ジッタ印加手法