6.5Gb/s SerDes試験に適用可能なダイナミック任意ジッタ印加手法

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-03-25

著者

• 岡安 俊幸

  株式会社アドバンテスト

• 渡邊 大輔

  株式会社アドバンテスト

• 藤部 亮

  株式会社アドバンテスト

関連論文

• >4GHz ATEアプリケーションの為の1.83ps分解能CMOS任意タイミング発生器(VLSI一般(ISSCC2006特集))
• >4GHz ATEアプリケーションの為の1.83ps分解能CMOS任意タイミング発生器
• リファレンスクロックを必要としないプログラム可能なオンチップジッタ測定回路(VLSI一般(ISSCC2005特集))
• B-10-25 高密度実装用e-MPOコネクタと6連レセプタクルの開発(B-10. 光通信システムA(線路))
• 6.5Gb/s SerDes試験に適用可能なダイナミック任意ジッタ印加手法

スポンサーリンク