豊嶋 久道 | 神奈川大学工学部
スポンサーリンク
概要
関連著者
-
豊嶋 久道
神奈川大学工学部
-
豊嶋 久道
神奈川大学ハイテクリサーチセンター:神奈川大学工学部
-
佐々木 孝雄
神奈川大学工学部
-
豊嶋 久道
慶応義塾大学理工学部電気工学科
-
松本 有弘
神奈川大学工学部
-
込宮 英幸
神奈川大学工学部
-
天川 昌充
神奈川大学工学部
-
小谷 光史
神奈川大学工学部
-
鈴木 麻衣
神奈川大学工学部
-
加藤 幸信
神奈川大学工学部
-
佐藤 圭介
神奈川大学工学部
-
磯尾 洋介
神奈川大学工学部電気工学科
-
福田 悟之
神奈川大学工学部電気工学科
-
遠藤 淳一
神奈川大学工学部
-
指宿 貴如
神奈川大学工学部
-
有山 一弘
神奈川大学工学部電気工学科
-
福田 悟之
神奈川大学工学部
-
磯尾 洋介
神奈川大学工学部
-
平岡 隆晴
神奈川大学工学部電子情報フロンティア学科
-
能登 正人
神奈川大学大学院工学研究科電気電子情報工学専攻
-
平岡 隆晴
神奈川大学 工学研究科
-
末松 純
神奈川大学工学部
-
宮澤 僚
神奈川大学工学部電子情報フロンティア学科
-
豊嶋 久道
神奈川大学工学部電気電子情報工学科
-
豊嶋 久道
神奈川大学工学部電子情報フロンティア学科
-
許 瑞邦
神奈川大学工学部電子情報フロンティア学科
-
貝瀬 太祐
神奈川大学 工学研究科
-
遠藤 博人
神奈川大学工学部電気電子情報工学科
-
許 端邦
神奈川大学工学部電子情報フロンティア学科
-
北原 直紀
神奈川大学工学部
-
宮下 照義
神奈川大学工学部
-
藤堂 文雄
神奈川大学工学部
-
樋口 悟士
神奈川大学工学部電気工学科
-
樋口 悟士
神奈川大学工学部
-
豊嶋 久道
神奈川大学工学部電気電子情報工学科:神奈川大学ハイテクリサーチセンター
-
許 端邦
神奈川大学工学部電気電子情報工学科
-
櫻井 俊之
神奈川大学工学部
-
中山 雅雄
神奈川大学工学部
-
許 瑞邦
神奈川大学 工学研究科
-
許 端邦
神奈川大学工学部電気工学科
-
安藤 圭一
神奈川大学工学部
-
安藤 雅彦
神奈川大学工学部電気電子情報工学科
-
武井 祐泰
神奈川大学工学部電気工学科
-
柴田 雅一
神奈川大学工学部電気工学科
-
佐藤 清
神奈川大学工学部電気工学科
著作論文
- D-8-9 動的制約ネットワークモデルにおけるモバイルエージェントの通信トラフィック(D-8. 人工知能と知識処理, 情報・システム1)
- FPGAを用いた複数定数乗算回路の最適設計の高速化
- A-1-9 直交変換回路の規則性と係数列合成順序を考慮した演算コスト削減アルゴリズム(A-1. 回路とシステム, 基礎・境界)
- 線形変換回路の係数列合成順序を考慮した演算コスト削減アルゴリズム(グラフ,ペトリ,ニューラルネット及び一般)
- A-1-43 グラフ構造の共有による線形変換回路の演算コスト削減アルゴリズム(A-1. 回路とシステム)
- 任意の関数の有限語長近似における演算回路最適化
- 任意の関数のハードウェア設計におけるタブーサーチによるコスト最適化(通信のための信号処理,符号理論,一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路の自動合成
- 確率的タブーサーチによる係数乗算ブロックで構成されたFIRディジタルフィルタの設計
- 線形変換回路最適化における計算時間削減アルゴリズム
- GAを用いた金融市場のテクニカルパターン生成に関する研究(通信のための信号処理,符号理論,一般)
- 遺伝的アルゴリズムを用いた線形変換回路合成における計算時間削減(通信のための信号処理,符号理論,一般)
- GAを用いた金融市場のテクニカルパターン生成に関する研究(通信のための信号処理,符号理論,一般)
- 遺伝的アルゴリズムを用いた線形変換回路合成における計算時間削減(通信のための信号処理,符号理論,一般)
- 任意の関数のハードウェア設計におけるタブーサーチによるコスト最適化(通信のための信号処理,符号理論,一般)
- GAを用いた金融市場のテクニカルパターン生成に関する研究(通信のための信号処理,符号理論,一般)
- 遺伝的アルゴリズムを用いた線形変換回路合成における計算時間削減(通信のための信号処理,符号理論,一般)
- 任意の関数のハードウェア設計におけるタブーサーチによるコスト最適化(通信のための信号処理,符号理論,一般)
- A-1-14 状態空間係数を遺伝子としたディジタルフィルタ回路の進化論的生成(A-1.回路とシステム,一般講演)
- F_025 遺伝的アルゴリズムを用いた線形変換回路合成における分割最適化に関する考察(F分野:人工知能・ゲーム)
- F_024 組み合わせ最適化アルゴリズムを用いた有限語長多項式近似におけるハードウェアコスト最小化(F分野:人工知能・ゲーム)
- F_005 GAを用いた金融市場のテクニカルパターン生成とその予測可能性に関する考察(F分野:人工知能・ゲーム)
- 遺伝的アルゴリズムを用いた係数の合成順序最適化による複数の定数乗算回路の合成手法
- ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- 線形変換回路の係数列合成順序を考慮した演算コスト削減アルゴリズム(グラフ,ペトリ,ニューラルネット及び一般)
- A-1-25 遺伝的アルゴリズムによる複数の定数乗算回路の最適合成手法
- 遺伝的アルゴリズムによる複数の定数乗算回路の最適合成手法
- 遺伝的アルゴリズムによる複数の定数乗算回路の最適合成手法
- 遺伝的アルゴリズムによる複数の定数乗算回路の最適合成手法
- A-1-25 GAによる複数の定数乗算回路の合成における効率的な遺伝子生成規則
- A-1-24 GAを用いた線形変換回路の演算コスト削減に関する一提案
- シミュレーションに基づく誤差を用いたディジタルフィルタ構成の最適化
- シミュレーションに基づく誤差を用いたディジタルフィルタ構成の最適化
- シミュレーションに基づく誤差を用いたディジタルフィルタ構成の最適化
- 遺伝的アルゴリズムによる複数の定数乗算回路の自動合成
- 遺伝的アルゴリズムによる複数の定数乗算回路の自動合成
- C-2-69 平行結合マイクロストリップ線導波路の線路定数の計算(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般セッション)
- 1H-4 ハードウェア記述言語トランスレータの設計
- ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(グラフ, ペトリ, ニューラルネット及び一般)
- ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(グラフ, ペトリ, ニューラルネット及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(ネットワークプロセッサ,通信のための信号処理,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(ネットワークプロセッサ,通信のための信号処理,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(ネットワークプロセッサ,通信のための信号処理,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(ネットワークプロセッサ,通信のための信号処理,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(ネットワークプロセッサ,通信のための信号処理,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(ネットワークプロセッサ,通信のための信号処理,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化
- A-1-29 遺伝的アルゴリズムによる複数の定数乗算回路のハードウェア設計
- A-1-28 タブーサーチによる FIR ディジタルフィルタの係数乗算ブロック最適化
- D-8-20 分散最大制約充足解法に関する実験と評価
- A-4-42 遺伝的アルゴリズムを用いた IIR ディジタルフィルタの回路規模最小化設計
- A-4-36 タブーサーチによる FIR ディジタルフィルタの係数乗算ブロック最適化
- A-1-28 遺伝的アルゴリズムによる定数乗算回路のハードウェア設計
- A-1-23 GAを用いた低演算コストIIRディジタルフィルタの設計
- A-1-6 GAによるIIRディジタルフィルタの演算量削減に関する一考察
- A-1-37 遺伝的アルゴリズムを用いた乗算器を使用しないIIRディジタルフィルタの設計
- A-1-36 スタック型オペレータを遺伝子としたGAによる複数の定数乗算回路の合成
- A-4-30 CORDICプロセッサを用いた超複素係数ディジタルフィルタの構成
- A-4-29 冗長2進表現を用いた擬似剰余乗算器の高速化に関する一考察
- A-4-7 遺伝的プログラミングによるディジタルフィルタの係数ブロックの合成
- 複素係数伝達関数を実現するための超複素係数全域通過フィルタの設計
- 遺伝的プログラミングを用いたディジタルフィルタの係数ブロックの合成
- CORDICプロセッサを用いた超複素数乗算器
- 冗長2進表現を用いた擬似剰余乗算器のハードウェア構成
- 超複素係数全域通過フィルタによる非対称特性を有するディジタルフィルタの設計
- シミュレーションに基づく丸め誤差を用いたディジタルフィルタ構成の最適化
- 遺伝的アルゴリズムを用いたIIRディジタルフィルタの縦続型構成の最適化
- 2^n+1の法に関する剰余生成器のハードウェア構成 (マルチメディア・通信用LSIおよびDSP)
- フリーソフトウエアの現状と問題点
- 冗長2進表現を用いた剰余数システム
- 中国人の剰余定理を実現する高速ハードウェアアルゴリズム
- 冗長2進表現を用いた中国人の剰余定理のハードウェア実現に関する一考察
- 冗長2進表現を用いた中国剰余定理のハードウェア実現
- タブーサーチによるFIRディジタルフィルタの係数乗算ブロック最適化
- F-047 分散グラフ色塗り問題によるモバイルエージェント通信の実験的評価(F.人工知能)
- C-2-64 平行3線結合マイクロストリップ線導波路の固有伝送モードの計算(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般セッション)
- A-1-13 粒子群最適化を用いた側結合マイクロストリップ線フィルタの設計(A-1.回路とシステム,一般セッション)