島尻 寛之 | 株式会社フロンティアオキナワ21
スポンサーリンク
概要
関連著者
-
島尻 寛之
株式会社フロンティアオキナワ21
-
吉田 たけお
琉球大学工学部情報工学科
-
島尻 寛之
琉球大学工学部情報工学科
-
平良 健太郎
琉球大学 工学部 情報工学科
-
平良 健太郎
琉球大学工学部情報工学科
-
佐久真 源太
琉球大学工学部情報工学科
-
濱 希
琉球大学工学部情報工学科
-
仲里 常智
琉球大学工学部情報工学科
-
黒崎 正行
九州工業大学大学院情報工学研究院
-
長尾 勇平
九州工業大学
-
Syafei Wahyul
九州工業大学大学院情報工学研究院
-
饒平名 隆一
琉球大学工学部情報工学科
-
尾知 博
九州工業大学
-
黒崎 正行
九州工業大学大学院情報工学府情報システム専攻
-
黒崎 正行
九州工業大学大学院情報システム工学府情報システム専攻
-
黒崎 正行
九州工業大学大学院 情報工学府 情報システム専攻 電子情報工学分野
-
尾知 博
九州工業大学大学院情報工学研究院
-
尾知 博
琉球大学
-
尾知 博
九州工業大学 情報工学部 電子情報工学科
-
黒崎 正行
九州工業大学大学院情報工学研究院電子情報工学研究系ネットワーク・システム部門
-
シャフェイ ワヒュー・アミーン
九州工業大学大学院情報工学研究院電子情報工学研究系
-
長尾 勇平
九州工業大学大学院情報工学研究院電子情報工学研究系
-
島尻 寛之
琉球大学 工学部 情報工学科
-
吉田 たけお
琉球大学 工学部 情報工学科
-
長尾 勇平
九州工業大学大学院情報工学研究院
-
吉川 たけお
琉球大学工学部情報工学科
-
黒崎 正行
九州工業大学大学院情報工学府情報システム専攻電子情報工学分野
著作論文
- IEEE802.11n用LDPC符号器の性能評価とそのRTL設計(スマートパーソナルシステム,一般)
- Min-Sumアルゴリズムを用いた高速無線LANシステム用LDPC復号器の設計(FPGA/設計事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Min-Sumアルゴリズムを用いた高速無線LANシステム用LDPC復号器の設計(FPGA/設計事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Min-Sumアルゴリズムを用いた高速無線LANシステム用LDPC復号器の設計(FPGA/設計事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 第1章 C++言語をベースにしたシステムレベル設計言語 SystemCの基礎 (特集 ソフトウェア技術者も必読! C/C++によるハードウェア設計入門)
- 並列加算を用いた高速モンゴメリ乗算器の設計
- 並列加算を用いた高速モンゴメリ乗算器の設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 並列加算を用いた高速モンゴメリ乗算器の設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 並列加算を用いた高速モンゴメリ乗算器の設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 並列加算を用いた高速モンゴメリ乗算器の設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- BTBを利用したVLIWプロセッサ向けデュアルパス投機実行手法(ARC-7:予測と投機)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- パス遅延故障を検出可能な順序回路の構成法(信号処理,LSI,及び一般)
- 連続する分岐命令に適用可能なデュアルパス投機実行手法の提案(信号処理,LSI,及び一般)
- パス遅延故障を検出可能な順序回路の構成法(信号処理, LSI, 及び一般)
- 連続する分岐命令に適用可能なデュアルパス投機実行手法の提案(信号処理, LSI, 及び一般)
- パス遅延故障を検出可能な順序回路の構成法(信号処理, LSI, 及び一般)
- 連続する分岐命令に適用可能なデュアルパス投機実行手法の提案(信号処理, LSI, 及び一般)
- 冗長2進加算における中間和演算を省略した高速冗長2進乗算器の提案
- 冗長2進加算における中間和演算を省略した高速冗長2進乗算器の提案
- 冗長2進加算における中間和演算を省略した高速冗長2進乗算器の提案(FPGAとその応用及び一般)
- VLIWプロセッサのためのトレースキャッシュの提案
- VLIWプロセッサのためのデュアルパス投機実行手法の性能評価
- VLIWプロセッサのためのデュアルパス投機実行手法の性能評価
- VLIWプロセッサのための複数パス投機実行機構
- D-6-1 マルチスレッドVLIWプロセッサの命令実行方式の提案
- CPSY2000-40 命令レベルとスレッドレベルの並列度を利用したマルチスレッドVLIWプロセッサの構成
- スレッドレベルと命令レベルの並列度を利用したVLIWプロセッサ
- スレッドレベルと命令レベルの並列度を利用したVLIWプロセッサ
- D-6-1 命令デコーダを縮小する命令コードの割り当て方法
- 命令デコーダを小さくする命令コードの割り当てに関する一検討
- IEEE802.11n用LDPC符号器の性能評価とそのRTL設計