5.2 一時/永久故障に自動再構成で対応する高信頼プロセッサ(第5章:素子特性経時劣化,<特集>ディペンダブルVLSIシステム)
スポンサーリンク
概要
著者
関連論文
-
パイプライン・ステージ統合を行うプロセッサにおける電力性能比の向上の研究(研究会推薦博士論文速報)
-
データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
-
D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案 (ディペンダブルコンピューティング)
-
少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案 (コンピュータシステム)
-
演算器アレイにおける高信頼化命令写像手法
-
A-3-12 冗長/非冗長化FFによる多重化プロセッサのソフトエラー耐性評価(A-3.VLSI設計技術,一般セッション)
-
演算器の適応的冗長化による高効率DVS方式の提案(高信頼設計,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
-
演算器アレイにおける冗長化オーバヘッドの少ない高信頼化手法の提案
-
セレクタ部に着目した演算器アレイ型アクセラレータの高信頼化手法 (コンピュータシステム・2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
-
二重化を用いた演算器アレイにおける故障箇所特定手法(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
-
大規模演算器アクセラレータのための複数FPGA連結手法(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
-
演算器アレイ型アクセラレータの実装とその分析(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
-
演算器アレイ型アクセラレータの実装とその分析(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
-
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)
-
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)
-
線形演算器アレー型アクセラレータを備えた高電力効率プロセッサの開発(計算機システム)
-
大規模演算器アクセラレータのための複数FPGA連結手法
-
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価
-
冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価
-
二重化を用いた演算器アレイにおける故障箇所特定手法
-
演算器アレイ型アクセラレータの実装とその分析
-
演算器アレイ型アクセラレータの実装とその分析
-
演算器アレーにおける高信頼化命令写像手法(計算機システム,学生論文)
-
セレクタ部に着目した演算器アレイ型アクセラレータの高信頼化手法(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
-
線形演算器アレー型アクセラレータを備えた高電力効率プロセッサの開発
-
リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
-
リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
-
リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般)
-
レジスタビット反転を用いた経年劣化に強靭な多重化回路(ディペンダブル(2),システムオンシリコンを支える設計技術)
-
5.2 一時/永久故障に自動再構成で対応する高信頼プロセッサ(第5章:素子特性経時劣化,ディペンダブルVLSIシステム)
-
HW/SW協調によるアノマリ検知の高速化のためのFPGA部実装
-
HW/SW協調によるアノマリ検知の高速化のためのFPGA部実装
もっと見る
閉じる
スポンサーリンク