D-18-4 部分再構成可能FPGAへのAES暗号回路の実装手法の検討(D-18.リコンフィギャラブルシステム,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-03-06
著者
関連論文
- 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (VLSI設計技術)
- 動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価(設計手法)
- 5ZB-6 マルウェア検出処理のハードウェア化の検討(セキュリティ(5),学生セッション,セキュリティ)
- ヘテロジニアスな並列計算環境における最適な負荷割当(コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案(アプリケーション)
- D-18-4 部分再構成可能FPGAへのAES暗号回路の実装手法の検討(D-18.リコンフィギャラブルシステム,一般セッション)
- C-011 動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)